精品国产人成在线_亚洲高清无码在线观看_国产在线视频国产永久2021_国产AV综合第一页一个的一区免费影院黑人_最近中文字幕MV高清在线视频

0
  • 聊天消息
  • 系統消息
  • 評論與回復
登錄后你可以
  • 下載海量資料
  • 學習在線課程
  • 觀看技術視頻
  • 寫文章/發帖/加入社區
會員中心
創作中心

完善資料讓更多小伙伴認識你,還能領取20積分哦,立即完善>

3天內不再提示

一文詳解Xilinx高速收發器Serdes

Hx ? 作者:工程師陳翠 ? 2018-06-26 03:08 ? 次閱讀

一、為什么要用Serdes

傳統的源同步傳輸,時鐘和數據分離。在速率比較低時(《1000M),沒有問題。

一文詳解Xilinx高速收發器Serdes

在速率越來越高時,這樣會有問題

一文詳解Xilinx高速收發器Serdes

由于傳輸線的時延不一致和抖動存在,接收端不能正確的采樣數據,對不準眼圖中點。然后就想到了從數據里面恢復出時鐘去采樣數據,即CDR

一文詳解Xilinx高速收發器Serdes

這樣就不存在延遲不一致的情況,有輕微的抖動也不會影響采樣(恢復的時鐘會隨著數據一起抖動)。

二 、為什么要用8b10b,64b66b?

1 提供足夠的跳變來恢復時鐘

一文詳解Xilinx高速收發器Serdes

這樣還有問題,收發兩端必須共地,但往往很難實現。

一文詳解Xilinx高速收發器Serdes

于是采樣差分信號傳輸,為了防止共模電壓在接收端導致電流過大,使用電流驅動模式。看到接收端有電容進行交流耦合,隔直流。這樣又帶來一個問題,需要DC平衡。所以有了下面另一個原因。

2 DC平衡,即0和1的數量要相等。

一文詳解Xilinx高速收發器Serdes

3 run length,0和1連續出現的最大長度

AGC自動增益控制需要交流分量才能實現放大

一文詳解Xilinx高速收發器Serdes

4 comma碼,K碼

在serdes上面的高速串行流在接收端需要重新串并轉化成多字并行,怎么找到字的邊界進行對齊呢?

這就需要一個特殊的序列,這就是comma碼。

傳輸過程中需要的一些控制,最好不要和數據沖突了,這就是K碼。

基于以上四個原因,就有了8b10b,64b66b的出現。

三 、8b10b編碼

8b10b編碼一句話概括起來就是把8bit的數據變成10bit的數據,其中所有1或0的個數不會超過6個,并且連續的1或0的個數不會超過4個。這樣原本1024的漢明空間編碼后就大大減小了。其中有256個data碼和12K碼控制碼。這樣數據和控制碼不會重合。

一文詳解Xilinx高速收發器Serdes

其中K28.1,K28.5,K28.7可以作為分隔碼,也叫comma碼,用于接收端在串行的數據流中找到字節邊界。常用的K28.5即0xBC。因為正常傳輸的數據也可能有0xBC,怎么區分呢?是有一根單獨的控制線,tx_is_K在傳輸K碼時拉高,在傳數據時拉低,去控制8b10b的編碼模塊到底是編碼成數據還是控制K碼。

四、Xilinx Serdes的幾個細節

1.COMMA碼使用

K28.5,0xBC,+0101_111100,-1010_000011; 為檢測字節分割。

使用其它K碼,作為幀開始,幀結束,時鐘修正和數據對齊。

2.多字節處理

在數據率比較高的時候,外部位寬可能是2字(16位)或者4字(32位)。這是如果收發雙方不約定好在高低哪個字發送comma碼,這時是可以檢測字邊界,但接收端就會出現高低字節翻轉的情況。在任意對于單COMMA的數據對齊,選擇偶數字節對齊。發送的時候 0x5ABC-》2’b01。

一文詳解Xilinx高速收發器Serdes

也可以選擇發送組合的comma碼,就是把NP的comma拼接起來發送,這樣接收端就檢測16bit的雙字邊界。也可以避免上面的情況出現。發送的時候0xBCBC-》2’b11

一文詳解Xilinx高速收發器Serdes

注意:decode valid comma only不要選,因為還可能發送其他的K碼用于控制。反正8b10b是用的收發器硬核的資源,不用白不用。

3、環回設置:

1.“000”:正常模式

2.“001”:近端PCS環回

3.“010”:近端PMA環回

4.“100”:遠端PMA環回

5.“110”:遠端PCS環回

注意Xilinx例化的example的文件中配置的環回是預留環回接口的意思,仍然需要另外手動配置。

4、fsm_down狀態機

一文詳解Xilinx高速收發器Serdes

在Monitor Data_Valid模塊,是用的frame_check的正確的信號,校驗失敗會導致復位GTrxreset。可以不用這個反饋,直接置1。需要手動改一下。

聲明:本文內容及配圖由入駐作者撰寫或者入駐合作網站授權轉載。文章觀點僅代表作者本人,不代表電子發燒友網立場。文章及其配圖僅供工程師學習之用,如有內容侵權或者其他違規問題,請聯系本站處理。 舉報投訴
  • 收發器
    +關注

    關注

    10

    文章

    3399

    瀏覽量

    105865
  • Xilinx
    +關注

    關注

    71

    文章

    2164

    瀏覽量

    121014
收藏 人收藏

    評論

    相關推薦

    FPGA設計之GTP、GTX、GTH以及GTZ四種串行高速收發器

    xilinx的7系列FPGA根據不同的器件類型,集成了GTP、GTX、GTH以及GTZ四種串行高速收發器,四種收發器主要區別是支持的線速率不同,圖
    的頭像 發表于 11-20 12:08 ?1.9w次閱讀
    FPGA設計之GTP、GTX、GTH以及GTZ四種串行<b class='flag-5'>高速</b><b class='flag-5'>收發器</b>

    詳解Xilinx GTX/GTH及2D eye scan的基本原理

    本文介紹Xilinx GT的些概念,對GT沒有概念但是有時間的童鞋推薦先看下此文(Xilinx 7系列FPGA 高速
    的頭像 發表于 12-15 15:54 ?1w次閱讀

    FPGA高速收發器設計要遵循哪些原則?

    高速收發器(SERDES)的運用范圍十分廣泛,包括通訊、計算機、工業和儲存,以及必須在芯片與芯片/模塊之間、或在背板/電纜上傳輸大量數據的系統。但普通高速
    發表于 08-07 06:26

    XILINX收發器問題的解決

    不是表格指示。它可以是幾個字符,或突然爆發。這是我第次使用Xilinx收發器,并希望有人遇到類似的問題,并指出我正確的方向導致了這問題。
    發表于 05-05 11:39

    FPGA高速收發器的設計原則有哪些?

    FPGA高速收發器設計原則高速FPGA設計收發器選擇需要考慮的因素
    發表于 04-09 06:53

    介紹Xilinx 7系列FPGA收發器硬件設計主要注意的些問題

    引言:本文我們介紹Xilinx 7系列FPGA收發器硬件設計主要注意的些問題,指導硬件設計人員進行原理圖及PCB設計。本文介紹以下內容:GTX/GTH收發器管腳概述GTX/GTH
    發表于 11-11 07:42

    FPGA高速收發器設計原則

    FPGA高速收發器設計原則 高速收發器(SERDES)的運用范圍十分廣泛, 包括通訊、計算機、工業和儲存,以及必須在芯片與
    發表于 04-07 22:26 ?1044次閱讀

    基于SERDES收發器和CPRI的電信系統低延遲變化設計

      本文討論利用帶嵌入式SERDES收發器和CPRI鏈路IP內核的低成本FPGA,來實現電信
    發表于 10-09 16:48 ?1293次閱讀
    基于<b class='flag-5'>SERDES</b><b class='flag-5'>收發器</b>和CPRI的電信系統低延遲變化設計

    說說賽靈思(Xilinx )的FPGA 高速串行收發器

    賽靈思(Xilinx)公司FPGA器件的高速串行收發器類別如下
    發表于 02-11 11:11 ?6194次閱讀
    說說賽靈思(<b class='flag-5'>Xilinx</b> )的FPGA <b class='flag-5'>高速</b>串行<b class='flag-5'>收發器</b>

    Xilinx 7系列GTH收發器運行演示

    首次演示新型Xilinx 7系列GTH收發器,通過背板以13.1 Gb / s的速度運行。
    的頭像 發表于 01-03 13:25 ?4321次閱讀

    Xilinx 58Gb/s PAM4收發器的演示

    該演示展示了Xilinx SERDES開發的最新成果,首次公開展示了Xilinx 58Gb / s PAM4收發器
    的頭像 發表于 11-29 06:21 ?2339次閱讀

    關于高速串行收發器的重要概念和注意事項

    此篇文章深入淺出介紹了關于高速串行收發器的幾個重要概念和注意事項,為方便知識點復習總結和后續查閱特此轉載,原文標題及鏈接為:xilinx 高速收發器
    的頭像 發表于 08-10 09:12 ?2918次閱讀
    關于<b class='flag-5'>高速</b>串行<b class='flag-5'>收發器</b>的重要概念和注意事項

    Xilinx 7系列FPGA收發器架構之硬件設計指導(

    引言:本文我們介紹Xilinx 7系列FPGA收發器硬件設計主要注意的些問題,指導硬件設計人員進行原理圖及PCB設計。本文介紹以下內容:GTX/GTH收發器管腳概述 GTX/GTH
    發表于 11-06 19:51 ?35次下載
    <b class='flag-5'>Xilinx</b> 7系列FPGA<b class='flag-5'>收發器</b>架構之硬件設計指導(<b class='flag-5'>一</b>)

    介紹種采用光SerDes而非電SerDes高速收發器

    同時介紹種采用光電集成技術的,即采用光SerDes而非電SerDes高速收發器。
    的頭像 發表于 04-01 09:28 ?1558次閱讀

    SERDES關鍵技術

    Xilinx公司的許多FPGA已經內置了個或多個MGT(Multi-Gigabit Transceiver)收發器,也叫做SERDES(Multi-Gigabit Serialize
    的頭像 發表于 07-29 16:47 ?942次閱讀
    <b class='flag-5'>SERDES</b>關鍵技術