精品国产人成在线_亚洲高清无码在线观看_国产在线视频国产永久2021_国产AV综合第一页一个的一区免费影院黑人_最近中文字幕MV高清在线视频

0
  • 聊天消息
  • 系統(tǒng)消息
  • 評論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習(xí)在線課程
  • 觀看技術(shù)視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會員中心
創(chuàng)作中心

完善資料讓更多小伙伴認(rèn)識你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

Q2230+PLL實(shí)現(xiàn)的頻率合成器

電子工程師 ? 2018-03-17 11:13 ? 次閱讀

下圖所示的是用Q2230激勵鎖相倍頻系統(tǒng)實(shí)現(xiàn)的一個實(shí)際的頻率合成器。系統(tǒng)時鐘采用40 MHz,這樣能輸出DC~15 MHz、分辨率為0.01 Hz、電壓峰一峰值為10 V的正弦波。譜純度優(yōu)于一70 dB,能輸出DC~60 MHz的TTL信號,具有AM、FM、FSK、DPSK調(diào)制功能。



1. 40 MHz高穩(wěn)定基準(zhǔn)時鐘

為了合成器輸出信號的高質(zhì)量,40 MHz時鐘是用一個高穩(wěn)定度5 MHz(優(yōu)于l0-9/s)的恒溫晶體振蕩器,通過8倍頻PLL系統(tǒng)獲得的。其中PLL的VCO采用40 MHz晶體振蕩器,以保證系統(tǒng)時鐘有足夠高的頻譜純度和頻率穩(wěn)定度。

2.微處理器控制系統(tǒng)

以8031為核心構(gòu)成的微處理器控制系統(tǒng)包含鍵盤顯示單元、串行通信口和CPU單元,實(shí)現(xiàn)調(diào)制控制電路(FM、FSK、DPSK)、幅度控制DAC、直流偏置、電平比較、輸出切換諸電路以及面板功能和顯示控制功能。

3.TTL比較器

TTL比較器A完成DC~15 MHz TTL電平輸出。TTL比較器B獲得的TTL電平反饋到CPU單元與電平比較DAC,得到正弦輸出幅度的標(biāo)準(zhǔn)功能。

4. 15~60 MHz PLL系統(tǒng)

15~60 MHz是一個4倍頻鎖相系統(tǒng),通過切換控制,在TTL輸出口可獲得DC~60 MHz的TTL信號。

聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點(diǎn)僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問題,請聯(lián)系本站處理。 舉報投訴
  • 頻率合成器
    +關(guān)注

    關(guān)注

    5

    文章

    218

    瀏覽量

    32331
  • Q2230
    +關(guān)注

    關(guān)注

    0

    文章

    2

    瀏覽量

    2278
收藏 人收藏

    評論

    相關(guān)推薦

    關(guān)于相位鎖定環(huán)(PLL)頻率合成器的設(shè)計和分析

    本篇文章是關(guān)于相位鎖定環(huán)(PLL)頻率合成器的設(shè)計和分析,重點(diǎn)討論了相位噪聲和頻率噪聲的測量、建模和仿真方法。文章以設(shè)計一個假想的PLL
    的頭像 發(fā)表于 10-26 15:30 ?1624次閱讀
    關(guān)于相位鎖定環(huán)(<b class='flag-5'>PLL</b>)<b class='flag-5'>頻率</b><b class='flag-5'>合成器</b>的設(shè)計和分析

    詳解頻率合成器高性能架構(gòu)的實(shí)現(xiàn)

    要滿足苛刻的頻率合成器要求,通常需要做到一定程度的設(shè)計靈活性。基本的鎖相環(huán)(PLL)頻率合成器能以低成本、高空間效率、低功耗封裝提供合理的頻
    發(fā)表于 07-08 06:10

    基于DDS的頻率合成器設(shè)計介紹

    直接數(shù)字頻率合成(DDS)在過去十年受到了頻率合成器設(shè)計工程師極大的歡迎,它被認(rèn)為是一種具有低相位噪聲和優(yōu)良雜散性能的靈活的頻率源,基于DD
    發(fā)表于 07-08 07:26

    如何利用FPGA設(shè)計PLL頻率合成器

    。本文結(jié)合FPGA技術(shù)、鎖相環(huán)技術(shù)、頻率合成技術(shù),設(shè)計出了一個整數(shù)/半整數(shù)頻率合成器,能夠方便地應(yīng)用于鎖相環(huán)教學(xué)中,有一定的實(shí)用價值。那么有誰知道具體該如何利用FPGA設(shè)計
    發(fā)表于 07-30 07:55

    什么是PLL頻率合成器?

    問:什么是PLL頻率合成器?
    發(fā)表于 09-17 19:00

    DDS PLL短波頻率合成器設(shè)計

    本文討論了DDS+PLL 結(jié)構(gòu)頻率合成器硬件電路設(shè)計中需要考慮的幾方面問題并給出了設(shè)計原則,依此原則我們設(shè)計了一套短波波段頻率合成器,實(shí)驗結(jié)
    發(fā)表于 09-07 16:07 ?35次下載

    采用PLL頻率合成器電路圖

    采用PLL頻率合成器電路圖
    發(fā)表于 07-20 11:38 ?1232次閱讀
    采用<b class='flag-5'>PLL</b>的<b class='flag-5'>頻率</b><b class='flag-5'>合成器</b>電路圖

    ADI發(fā)布新款PLL合成器,用于實(shí)現(xiàn)高性價比FMCW雷達(dá)系統(tǒng)

    ADI發(fā)布新款PLL合成器,用于實(shí)現(xiàn)高性價比FMCW雷達(dá)系統(tǒng) Analog Devices, Inc.,最新推出的 ADF4158 PLL 合成器
    發(fā)表于 01-13 08:37 ?1018次閱讀

    頻率合成器,頻率合成器原理及作用是什么?

    頻率合成器,頻率合成器原理及作用是什么? 所謂的頻率合成器,就是以一個精確度、穩(wěn)定度極好的石英
    發(fā)表于 03-23 11:04 ?1.5w次閱讀

    DDS-PLL組合跳頻頻率合成器

    DDS-PLL組合跳頻頻率合成器,有需要的都可以看看。
    發(fā)表于 07-20 15:48 ?43次下載

    DDS-PLL組合跳頻頻率合成器

    學(xué)習(xí)單片機(jī)電路圖的很好的資料——DDS-PLL組合跳頻頻率合成器
    發(fā)表于 11-03 15:15 ?0次下載

    基于DDS驅(qū)動PLL結(jié)構(gòu)的寬帶頻率合成器的設(shè)計與實(shí)現(xiàn)

    結(jié)合數(shù)字式頻率合成器(DDs)和集成鎖相環(huán)(PLL)各自的優(yōu)點(diǎn),研制并設(shè)計了以DDS芯片AD9954和集成鎖相芯片ADF4113構(gòu)成的高分 辨率、低雜散、寬頻段頻率
    發(fā)表于 10-27 17:54 ?9次下載
    基于DDS驅(qū)動<b class='flag-5'>PLL</b>結(jié)構(gòu)的寬帶<b class='flag-5'>頻率</b><b class='flag-5'>合成器</b>的設(shè)計與<b class='flag-5'>實(shí)現(xiàn)</b>

    基于FPGA與PLL頻率合成技術(shù)設(shè)計的整數(shù)/半整數(shù)頻率合成器

    頻率合成器主要有直接式、鎖相式、直接數(shù)字式和混合式4種。目前,鎖相式和數(shù)字式容易實(shí)現(xiàn)系列化、小型化、模塊化和工程化,性能也越來越好,已逐步成為最為典型和廣泛的應(yīng)用頻率
    的頭像 發(fā)表于 01-07 09:52 ?3430次閱讀
    基于FPGA與<b class='flag-5'>PLL</b><b class='flag-5'>頻率</b><b class='flag-5'>合成</b>技術(shù)設(shè)計的整數(shù)/半整數(shù)<b class='flag-5'>頻率</b><b class='flag-5'>合成器</b>

    UG-161:PLL頻率合成器評估板

    UG-161:PLL頻率合成器評估板
    發(fā)表于 03-20 09:54 ?6次下載
    UG-161:<b class='flag-5'>PLL</b><b class='flag-5'>頻率</b><b class='flag-5'>合成器</b>評估板

    pll頻率合成器工作原理與pll頻率合成器的原理圖解釋

    pll頻率合成器工作原理與pll頻率合成器的原理圖解釋 我們要搞清楚
    的頭像 發(fā)表于 02-24 18:19 ?9490次閱讀
    <b class='flag-5'>pll</b><b class='flag-5'>頻率</b><b class='flag-5'>合成器</b>工作原理與<b class='flag-5'>pll</b><b class='flag-5'>頻率</b><b class='flag-5'>合成器</b>的原理圖解釋