精品国产人成在线_亚洲高清无码在线观看_国产在线视频国产永久2021_国产AV综合第一页一个的一区免费影院黑人_最近中文字幕MV高清在线视频

搜索歷史

清空
搜索熱詞
      0
      • 聊天消息
      • 系統(tǒng)消息
      • 評論與回復
      VIP于 到期 續(xù)費
      登錄后你可以
      • 下載海量資料
      • 學習在線課程
      • 觀看技術視頻
      • 寫文章/發(fā)帖/加入社區(qū)
      會員中心
      創(chuàng)作中心
      發(fā)布
      創(chuàng)作活動

      完善資料讓更多小伙伴認識你，還能領取20積分哦，立即完善>

      3天內(nèi)不再提示

      AD PCB封裝轉(zhuǎn)Allegro封裝或者AD PCB轉(zhuǎn)Allegro PCB

      奈因PCB電路板設計 ? 來源：未知 ? 作者：李倩 ? 2018-04-05 17:06 ? 次閱讀

      一.AD原理圖轉(zhuǎn)OrCAD原理圖

      AD版本要用AD6.9的，AD9不行，另存時會有錯誤，步驟如下：

      工程師的巨大福利，首款P_C_B分析軟件，點擊免費領取

      1.直接建一個只有原理圖的項目。

      2.另存為OrCAD (.dsn)項目。如下圖：

      另存

      選擇OrCAD格式

      3.用Capture 打開保存的DSN文件即可。打開時會等一會，原理圖尺寸大的會等的久一點。

      4.注意點：原理圖尺寸不能太大張，原理圖尺寸在A3或A3以下轉(zhuǎn)出來比較好，太大張會出現(xiàn)器件丟失的現(xiàn)象。小尺寸會也會出現(xiàn)小問題，如，器件錯位，一般是電阻電容類會有錯位。我估計是AD原理圖用的同一類器件時引用的庫不一樣引起的。

      二.AD原理圖庫轉(zhuǎn)OrCAD原理圖庫

      步驟如下：

      1.先在AD原理圖導出AD 的原理圖庫，如果本來就有原理圖庫可以不用導出。

      打開有原理圖的工程，菜單命令：Design => Make Schematic Library

      2.另存為OrCAD 格式的庫文件

      另存

      選擇OrCAD格式庫文件

      3.另存后直接用Capture打開即可

      4.注意：AD原理圖庫轉(zhuǎn)OrCAD原理圖庫時，AD版本沒有要求，我試了AD6.9和AD9都可以。

      三.AD PCB封裝轉(zhuǎn)Allegro封裝或者AD PCB轉(zhuǎn)Allegro PCB.

      AD封裝轉(zhuǎn)ALLEGRO封裝時，要把所有封裝放到一張PCB上或者分批次的放到PCB上，把PCB轉(zhuǎn)成ALLEGRO格式的，然后再用ALLEGRO導出PCB封裝

      步驟如下：

      1.用PADS Layout (PADSVX.0)直接導入AD格式的PCB

      導入

      選擇AD格式的PCB

      2. PADS Layout (PADSVX.0)導出ASCII文件（*.asc）

      導出

      選擇導出ASCII文件（*.asc）

      ASCII選項如上圖，格式可選Power PCBV3.0 到V5.0,以及PADS Layout9.3以下版本都可以。

      3.把ASCII文件（*.asc）導入到ALLEGRO，ALLEGRO 用的是V16.6版本的，其他的版本沒有試。

      如下：

      選擇導入PADS格式的文件

      導入和轉(zhuǎn)換后輸出文件路徑選擇，以及層的配置文件選擇。

      按轉(zhuǎn)換會彈出這窗口出來，按“是”確認。

      左上角會有一個窗口彈出來，等待讓它轉(zhuǎn)換完成。

      轉(zhuǎn)換完成并成功

      4.用Allegro打開剛才轉(zhuǎn)換成功并保存的文件

      絲印框和阻焊層都有。

      5.Allegro 到處PCB封裝方法：執(zhí)行菜單命令：File => Export => Librarys

      6.不足：轉(zhuǎn)換的層配置文件，層配置好后仍然有一些封裝焊盤的阻焊層和鋼網(wǎng)層沒有出來。需要手工進行完善。

      7.ini層配置文件說明：

      allegro自帶的原始文件類容如下：

      [Options]

      CreateSolderLayers=0

      SolderOversize=0

      [Line Map]

      0=BOARD GEOMETRY|ALL

      1=ETCH|TOP

      2=ETCH|INTERNAL1

      3=ETCH|INTERNAL2

      4=ETCH|INTERNAL3

      5=ETCH|INTERNAL4

      6=ETCH|BOTTOM

      7=UNUSED|-

      8=UNUSED|-

      9=UNUSED|-

      10=UNUSED|-

      11=UNUSED|-

      12=UNUSED|-

      13=UNUSED|-

      14=UNUSED|-

      15=UNUSED|-

      16=UNUSED|-

      17=UNUSED|-

      18=UNUSED|-

      19=UNUSED|-

      20=UNUSED|-

      21=UNUSED|-

      22=UNUSED|-

      23=UNUSED|-

      24=UNUSED|-

      25=UNUSED|-

      26=UNUSED|-

      27=UNUSED|-

      28=UNUSED|-

      29=UNUSED|-

      30=UNUSED|-

      [Copper Map]

      0=BOARD GEOMETRY|ALL

      1=ETCH|TOP

      2=ETCH|INTERNAL1

      3=ETCH|INTERNAL2

      4=ETCH|INTERNAL3

      5=ETCH|INTERNAL4

      6=ETCH|BOTTOM

      7=UNUSED|-

      8=UNUSED|-

      9=UNUSED|-

      10=UNUSED|-

      11=UNUSED|-

      12=UNUSED|-

      13=UNUSED|-

      14=UNUSED|-

      15=UNUSED|-

      16=UNUSED|-

      17=UNUSED|-

      18=UNUSED|-

      19=UNUSED|-

      20=UNUSED|-

      21=UNUSED|-

      22=UNUSED|-

      23=UNUSED|-

      24=UNUSED|-

      25=UNUSED|-

      26=UNUSED|-

      27=UNUSED|-

      28=UNUSED|-

      29=UNUSED|-

      30=UNUSED|-

      [Text Map]

      0=BOARD GEOMETRY|ALL

      1=ETCH|TOP

      2=ETCH|INTERNAL1

      3=ETCH|INTERNAL2

      4=ETCH|INTERNAL3

      5=ETCH|INTERNAL4

      6=ETCH|BOTTOM

      7=UNUSED|-

      8=UNUSED|-

      9=UNUSED|-

      10=UNUSED|-

      11=UNUSED|-

      12=UNUSED|-

      13=UNUSED|-

      14=UNUSED|-

      15=UNUSED|-

      16=UNUSED|-

      17=UNUSED|-

      18=UNUSED|-

      19=UNUSED|-

      20=UNUSED|-

      21=UNUSED|-

      22=UNUSED|-

      23=UNUSED|-

      24=UNUSED|-

      25=UNUSED|-

      26=UNUSED|-

      27=UNUSED|-

      28=UNUSED|-

      29=UNUSED|-

      30=UNUSED|-

      [Decal Map]

      0=PACKAGE GEOMETRY|SILKSCREEN_TOP

      1=PACKAGE GEOMETRY|SILKSCREEN_TOP

      2=UNUSED|-

      3=UNUSED|-

      4=UNUSED|-

      5=UNUSED|-

      6=UNUSED|-

      7=UNUSED|-

      8=UNUSED|-

      9=UNUSED|-

      10=UNUSED|-

      11=UNUSED|-

      12=UNUSED|-

      13=UNUSED|-

      14=UNUSED|-

      15=UNUSED|-

      16=UNUSED|-

      17=UNUSED|-

      18=UNUSED|-

      19=UNUSED|-

      20=UNUSED|-

      21=UNUSED|-

      22=UNUSED|-

      23=UNUSED|-

      24=UNUSED|-

      25=UNUSED|-

      26=UNUSED|-

      27=UNUSED|-

      28=UNUSED|-

      29=UNUSED|-

      30=UNUSED|-

      [Pad Map]

      0=ETCH|internal_pad_def

      1=ETCH|TOP

      2=ETCH|INTERNAL1

      3=ETCH|INTERNAL2

      4=ETCH|INTERNAL3

      5=ETCH|INTERNAL4

      6=ETCH|BOTTOM

      7=UNUSED|-

      8=UNUSED|-

      9=UNUSED|-

      10=UNUSED|-

      11=UNUSED|-

      12=UNUSED|-

      13=UNUSED|-

      14=UNUSED|-

      15=UNUSED|-

      16=UNUSED|-

      17=UNUSED|-

      18=UNUSED|-

      19=UNUSED|-

      20=UNUSED|-

      21=UNUSED|-

      22=UNUSED|-

      23=UNUSED|-

      24=UNUSED|-

      25=UNUSED|-

      26=UNUSED|-

      27=UNUSED|-

      28=UNUSED|-

      29=UNUSED|-

      30=UNUSED|-

      [Via Map]

      0=VIA CLASS|internal_pad_def

      1=VIA CLASS|TOP

      2=VIA CLASS|INTERNAL1

      3=VIA CLASS|INTERNAL2

      4=VIA CLASS|INTERNAL3

      5=VIA CLASS|INTERNAL4

      6=VIA CLASS|BOTTOM

      7=UNUSED|-

      8=UNUSED|-

      9=UNUSED|-

      10=UNUSED|-

      11=UNUSED|-

      12=UNUSED|-

      13=UNUSED|-

      14=UNUSED|-

      15=UNUSED|-

      16=UNUSED|-

      17=UNUSED|-

      18=UNUSED|-

      19=UNUSED|-

      20=UNUSED|-

      21=UNUSED|-

      22=UNUSED|-

      23=UNUSED|-

      24=UNUSED|-

      25=UNUSED|-

      26=UNUSED|-

      27=UNUSED|-

      28=UNUSED|-

      29=UNUSED|-

      30=UNUSED|-

      我自己更改后的層配置文件類容如下：

      [Options]

      CreateSolderLayers=0.0254這里我改了發(fā)現(xiàn)也沒變化

      SolderOversize=0.0254這里我改了發(fā)現(xiàn)也沒變化

      [Line Map]

      0=BOARD GEOMETRY|ALL

      1=ETCH|TOP

      2=ETCH|INTERNAL1

      3=ETCH|INTERNAL2

      4=ETCH|INTERNAL3

      5=ETCH|INTERNAL4

      6=ETCH|BOTTOM

      7=UNUSED|-

      8=UNUSED|-

      9=UNUSED|-

      10=UNUSED|-

      11=UNUSED|-

      12=UNUSED|-

      13=UNUSED|-

      14=UNUSED|-

      15=UNUSED|-

      16=UNUSED|-

      17=UNUSED|-

      18=UNUSED|-

      19=UNUSED|-

      20=UNUSED|-

      21=PACKAGE GEOMETRY|SOLDERMASK_TOP

      22=PACKAGE GEOMETRY|PASTEMASK_BOTTOM

      23=PACKAGE GEOMETRY|PASTEMASK_TOP

      24=UNUSED|-

      25=UNUSED|-

      26=PACKAGE GEOMETRY|SILKSCREEN_TOP

      27=UNUSED|-

      28=PACKAGE GEOMETRY|SOLDERMASK_BOTTOM

      29=PACKAGE GEOMETRY|SILKSCREEN_BOTTOM

      30=UNUSED|-

      [Copper Map]

      0=BOARD GEOMETRY|ALL

      1=ETCH|TOP

      2=ETCH|INTERNAL1

      3=ETCH|INTERNAL2

      4=ETCH|INTERNAL3

      5=ETCH|INTERNAL4

      6=ETCH|BOTTOM

      7=UNUSED|-

      8=UNUSED|-

      9=UNUSED|-

      10=UNUSED|-

      11=UNUSED|-

      12=UNUSED|-

      13=UNUSED|-

      14=UNUSED|-

      15=UNUSED|-

      16=UNUSED|-

      17=UNUSED|-

      18=UNUSED|-

      19=UNUSED|-

      20=UNUSED|-

      21=PACKAGE GEOMETRY|SOLDERMASK_TOP

      22=PACKAGE GEOMETRY|PASTEMASK_BOTTOM

      23=PACKAGE GEOMETRY|PASTEMASK_TOP

      24=UNUSED|-

      25=UNUSED|-

      26=PACKAGE GEOMETRY|SILKSCREEN_TOP

      27=UNUSED|-

      28=PACKAGE GEOMETRY|SOLDERMASK_BOTTOM

      29=PACKAGE GEOMETRY|SILKSCREEN_BOTTOM

      30=UNUSED|-

      [Text Map]

      0=BOARD GEOMETRY|ALL

      1=ETCH|TOP

      2=ETCH|INTERNAL1

      3=ETCH|INTERNAL2

      4=ETCH|INTERNAL3

      5=ETCH|INTERNAL4

      6=ETCH|BOTTOM

      7=UNUSED|-

      8=UNUSED|-

      9=UNUSED|-

      10=UNUSED|-

      11=UNUSED|-

      12=UNUSED|-

      13=UNUSED|-

      14=UNUSED|-

      15=UNUSED|-

      16=UNUSED|-

      17=UNUSED|-

      18=UNUSED|-

      19=UNUSED|-

      20=UNUSED|-

      21=PACKAGE GEOMETRY|SOLDERMASK_TOP

      22=PACKAGE GEOMETRY|PASTEMASK_BOTTOM

      23=PACKAGE GEOMETRY|PASTEMASK_TOP

      24=UNUSED|-

      25=UNUSED|-

      26=PACKAGE GEOMETRY|SILKSCREEN_TOP

      27=UNUSED|-

      28=PACKAGE GEOMETRY|SOLDERMASK_BOTTOM

      29=PACKAGE GEOMETRY|SILKSCREEN_BOTTOM

      30=UNUSED|-

      [Decal Map]

      0=PACKAGE GEOMETRY|SILKSCREEN_TOP

      1=PACKAGE GEOMETRY|SILKSCREEN_TOP

      2=UNUSED|-

      3=UNUSED|-

      4=UNUSED|-

      5=UNUSED|-

      6=UNUSED|-

      7=UNUSED|-

      8=UNUSED|-

      9=UNUSED|-

      10=UNUSED|-

      11=UNUSED|-

      12=UNUSED|-

      13=UNUSED|-

      14=UNUSED|-

      15=UNUSED|-

      16=UNUSED|-

      17=UNUSED|-

      18=UNUSED|-

      19=UNUSED|-

      20=UNUSED|-

      21=PACKAGE GEOMETRY|SOLDERMASK_TOP

      22=PACKAGE GEOMETRY|PASTEMASK_BOTTOM

      23=PACKAGE GEOMETRY|PASTEMASK_TOP

      24=UNUSED|-

      25=UNUSED|-

      26=PACKAGE GEOMETRY|SILKSCREEN_TOP

      27=UNUSED|-

      28=PACKAGE GEOMETRY|SOLDERMASK_BOTTOM

      29=PACKAGE GEOMETRY|SILKSCREEN_BOTTOM

      30=UNUSED|-

      [Pad Map]

      0=ETCH|internal_pad_def

      1=ETCH|TOP

      2=ETCH|INTERNAL1

      3=ETCH|INTERNAL2

      4=ETCH|INTERNAL3

      5=ETCH|INTERNAL4

      6=ETCH|BOTTOM

      7=UNUSED|-

      8=UNUSED|-

      9=UNUSED|-

      10=UNUSED|-

      11=UNUSED|-

      12=UNUSED|-

      13=UNUSED|-

      14=UNUSED|-

      15=UNUSED|-

      16=UNUSED|-

      17=UNUSED|-

      18=UNUSED|-

      19=UNUSED|-

      20=UNUSED|-

      21=PACKAGE GEOMETRY|SOLDERMASK_TOP

      22=PACKAGE GEOMETRY|PASTEMASK_BOTTOM

      23=PACKAGE GEOMETRY|PASTEMASK_TOP

      24=UNUSED|-

      25=UNUSED|-

      26=UNUSED|-

      27=UNUSED|-

      28=PACKAGE GEOMETRY|SOLDERMASK_BOTTOM

      29=UNUSED|-

      30=UNUSED|-

      [Via Map]

      0=VIA CLASS|internal_pad_def

      1=VIA CLASS|TOP

      2=VIA CLASS|INTERNAL1

      3=VIA CLASS|INTERNAL2

      4=VIA CLASS|INTERNAL3

      5=VIA CLASS|INTERNAL4

      6=VIA CLASS|BOTTOM

      7=UNUSED|-

      8=UNUSED|-

      9=UNUSED|-

      10=UNUSED|-

      11=UNUSED|-

      12=UNUSED|-

      13=UNUSED|-

      14=UNUSED|-

      15=UNUSED|-

      16=UNUSED|-

      17=UNUSED|-

      18=UNUSED|-

      19=UNUSED|-

      20=UNUSED|-

      21=PACKAGE GEOMETRY|SOLDERMASK_TOP

      22=PACKAGE GEOMETRY|PASTEMASK_BOTTOM

      23=PACKAGE GEOMETRY|PASTEMASK_TOP

      24=UNUSED|-

      25=UNUSED|-

      26=UNUSED|-

      27=UNUSED|-

      28=PACKAGE GEOMETRY|SOLDERMASK_BOTTOM

      29=UNUSED|-

      30=UNUSED|-

      配置層的關系從哪里看出來的呢？從PADSLayout 里面的層定義可以看出來，執(zhí)行如下的菜單命令：設置=》層定義，然后會彈出如下的窗口：

      然后從這個層定義去看絲印或者阻焊是屬于哪一層的，比如：

      Silkscreen Top是第26層；Silkscreen Bottom是在第29層，Solder Mask Top是在第21層，Solder Mask Bottom 是在第28層，然后在相應的對象類型里面給他指定對應關系。

      比如在Pad 焊盤這中類型[Pad Map]里面加上Solder Mask Top，和 Solder MaskBottom這個兩層的對應關系，因為焊盤這種類型原則上是沒有Silkscreen Top和Silkscreen Bottom的，所以焊盤里面可以不用加絲印的層對應關系。然后分別在21和28改為如下的對應關系。

      21=PACKAGE GEOMETRY|SOLDERMASK_TOP

      28=PACKAGE GEOMETRY|SOLDERMASK_BOTTOM

      聲明：本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權轉(zhuǎn)載。文章觀點僅代表作者本人，不代表電子發(fā)燒友網(wǎng)立場。文章及其配圖僅供工程師學習之用，如有內(nèi)容侵權或者其他違規(guī)問題，請聯(lián)系本站處理。 舉報投訴
      • pcb
        pcb
        +關注

        關注

        4317

        文章

        23002

        瀏覽量

        396228
      • AD
        AD
        +關注

        關注

        27

        文章

        868

        瀏覽量

        150166
      • Cadence
        +關注

        關注

        64

        文章

        915

        瀏覽量

        141862
      • PCB設計
        +關注

        關注

        394

        文章

        4670

        瀏覽量

        85281
      • 可制造性設計

        關注

        10

        文章

        2065

        瀏覽量

        15469
      • 華秋DFM
        +關注

        關注

        20

        文章

        3493

        瀏覽量

        4374

      原文標題：AD轉(zhuǎn)cadence詳細方法說明【包括原理圖，原理圖庫，PCB封裝庫，PCB設計文件】

      文章出處：【微信號：pcbgood，微信公眾號：奈因PCB電路板設計】歡迎添加關注！文章轉(zhuǎn)載請注明出處。

      收藏 人收藏

        評論

        相關推薦

        PROTEL轉(zhuǎn)ALLEGRO的方法

        PROTEL轉(zhuǎn)ALLEGRO的方法 隨著PCB設計的復雜程度和高速PCB設計需求的不斷增加，越來越多的PCB設計者、設計團隊選擇Caden
        發(fā)表于 03-22 16:11 ?5122次閱讀

        通過Allegro軟件繪制PCB封裝的步驟說明

        Allegro軟件繪制PCB封裝，比其它EDA軟件相對于復雜一些，步驟更多一些，我們這里簡單的列一下通過Allegro軟件繪制的PCB
        發(fā)表于 10-12 11:06 ?1w次閱讀

        allegro更新PCB封裝

        allegro更新PCB封裝時，出現(xiàn)package symbols 沒有下拉菜單 如何解決？ 如下圖
        發(fā)表于 01-22 10:10

        ad13的pcb文件轉(zhuǎn)allegro報錯

        `想把ad13的pcb文件轉(zhuǎn)allegro命令欄報錯，補丁版本114，求解，謝謝`
        發(fā)表于 02-27 17:53

        Altium的pcb文件轉(zhuǎn)allegro的方法

        AD的pcb設計文件并不能直接轉(zhuǎn)換成allegro的pcb板，常用的方法是AD→PADS→Allegro；所以AD轉(zhuǎn)
        發(fā)表于 09-03 17:02

        pads pcb封裝轉(zhuǎn)到allegro的方法

        1.將pads的封裝添加到PCB下并導出9.5之前（盡量版本不要太高）的.asc文件2.再從allegro-file-import-CAD Tr中選剛導出的.asc文件進行轉(zhuǎn)換3.打開轉(zhuǎn)換后的BRD文件，再從
        發(fā)表于 11-12 18:45

        【Altium小課專題 第139篇】Allegro PCB如何轉(zhuǎn)換成Altium Designer PCB？

        設置什么，一切按照向?qū)У哪J設置轉(zhuǎn)換即可。圖6-217 Allegro PCB的轉(zhuǎn)換（4）轉(zhuǎn)換完成之后，建議對封裝進行一個檢查和修整，因為Allegro的元件包含很多管腳號的信息和一些
        發(fā)表于 08-05 16:07

        Allegro PCB SI L XL /ALLEGRO P

        ALLEGRO PCB SI L, XLALLEGRO PCB PI OPTION XLCadence Allegro PCB SI off
        發(fā)表于 10-16 09:45 ?0次下載

        ALLEGRO PCB LIBRARIAN 610

        ALLEGRO PCB LIBRARIAN 610AUTOMATED LIBRARY PART CREATION AND VALIDATIONCadence Allegro PCB
        發(fā)表于 10-16 09:55 ?0次下載

        ALLEGRO PCB ROUTER

        ALLEGRO PCB ROUTER今天領先的互連布線解決方案 Cadence Allegro印制電路板布線器，作為Allegro系統(tǒng)互連設計平臺的一個部分，是市場上領先的用于自動
        發(fā)表于 06-09 15:03 ?0次下載

        簡易pcb軟件allegro中手工封裝技術

        簡易pcb軟件allegro中手工封裝技術 在電路改板設計中經(jīng)常會遇到PCB軟件allegro如何手工
        發(fā)表于 01-23 11:39 ?1529次閱讀

        PCB設計常用資料 ALLEGRO常用元件封裝庫

        電子發(fā)燒友網(wǎng)站提供《PCB設計常用資料 ALLEGRO常用元件封裝庫.rar》資料免費下載
        發(fā)表于 06-17 20:26 ?0次下載

        allegro 快速更新封裝

        allegro 快速更新封裝Allegro?by小北 PCB設計技巧，PCB小知識，PCB方案指
        發(fā)表于 08-11 07:25 ?3138次閱讀

        allegro與PADS的區(qū)別及創(chuàng)建PCB封裝的步驟

        allegro與PADS的區(qū)別及創(chuàng)建PCB封裝的步驟
        發(fā)表于 03-27 10:56 ?66次下載
        <b class='flag-5'>allegro</b>與PADS的區(qū)別及創(chuàng)建<b class='flag-5'>PCB</b><b class='flag-5'>封裝</b>的步驟

        Allegro常用的PCB封裝

        Allegro常用的PCB封裝介紹。
        發(fā)表于 06-06 14:31 ?0次下載