中國金融市場已經是全球最大的金融市場之一，隨著市場規模的不斷擴大，金融市場的功能發揮日益明顯，服務相關產業和國民經濟的能力不斷提高。金融交易系統（例如股票交易系統）具有交易時間相對集中、交易指令和數據密集的特點，對交易系統處理速度具有很高的要求。近年來，資本市場的快速發展和算法交易技術（尤其是高頻交易）在全世界范圍內的應用，使得交易所在低交易延時領域面臨著巨大的技術挑戰。

交易所對于交易系統延時測量監控需求也越來越迫切，同時對于大規模數據密集型計算的實時性要求也越來越高。對于交易系統及環節的高精度延時測量，達到近實時的分析性能基本可以準確快速的監測股票交易系統性能和狀態，但對于大規模實時交易數據分析，則需要達到更快的處理速度，實時性要求更高，直接關系到交易系統的服務質量（QoS）。傳統的軟件技術或以軟件為核心的軟硬件加速技術難以滿足微秒級實時分析和實時響應的要求，采用FPGA專用硬件結構實現大規模數據密集型計算的并行加速稱為提高交易系統服務質量的迫切需求。

針對金融網絡數據處理的技術研究而言，國外已經預言或實現了很多相關硬件加速和并行計算的FPGA實現，其中Altera公司2008年面向蒙特卡羅算法（QMC）的FPGA加速模型建立，對價格衍生證券的實時精確估計判斷做出了很大的促進作用。此外，2009年英國帝國理工學院和英國金融加速解決方案供應商Celoxica合作，提出實現了一種叫“低延遲交易數據反饋計算模型”。針對現在越來越大的交易市場的變化數據（甚至超過gigabit），他們為投資者提供了網絡傳輸數據分析的FPGA加速處理方案，利用FGPA的可配置特點，可選擇地實現對交易數據的壓縮，過濾，篩選。其性能優越，每秒最多處理高達3.5M條信息，處理延遲也控制在微秒量級上。不但激活了投資者的投資熱情，同時也極大促進了金融市場流動性。

基于FPGA的硬件以太網協議跨層解析

在數據分析獲取過程中，以太網的協議解析占據了很大的時間比例。如果采用一般的軟件解包方法，時間一般延遲包括每一網絡層的解包時間和中間數據的傳輸時間，時間延遲可達毫秒級甚至更高。考慮到降低整個系統的數據傳輸延遲，進而提升處理性能，提出以下兩種解決方案。

使用FPGA集成的可配置IP核。FPGA的IP核基于硬件原理實現，在數據傳輸延遲和網絡數據解包能力上都大大優于傳統的軟件處理過程，而且極大縮短了開發周期，其可靠性，可配置性，通用性都相當出色。適合在項目的中前期作為數據輸入的模擬測試。但是具體面向此項目IP核也會有自身的冗余，在MAC層不能進行自定義的協議解析，總的延遲大約在幾十微秒至幾百微秒。

針對本應用設計基于跨層解析的以太網數據分析模型。由于套利計算的數據源的包格式固定，封裝簡單，而且屬于旁路數據，完全可以自行設計針對本應用的專用數據解析功能部分，方案優勢和創新點在于在MAC層跨層解析數據以及包過濾，數據接收與解析時間重疊。采用狀態機逐層進行包過濾，在有限機器周期內便可獲得需要計算的數據，時間延遲可控制在微秒級。

基于FPGA的硬件以太網協議跨層解析能夠降低傳統軟件協議棧的數據包處理固有延遲（可能占據整個延遲的80%以上開銷），大大提高數據獲取和預處理效率。

基于 FPGA 的千兆 TCP 硬協議棧，實現 TCP 與 FIFO 之間的數據連接，內部集成了千兆以太網 MAC 層，ARP 處理，TCP 處理等功能。RGMII 接口，直接連接 PHY 芯片，10/100/1000M 自適應。自動迅速的 ARP 響應。

硬邏輯的 TCP 協議棧，具有 listen 功能，可接受 1 個 TCP 連接，完整的三次握手建立

連接（syn）、數據快速重傳、保活（keepalive）、窗口調整、被動關閉（fin）等功能。 可設置 MAC 地址，IP 地址，端口號，超時時間，以用于實時性高的場合可配置的緩沖區大小，以滿足不同成本和性能的應用。

數據輸入和數據輸出為 FIFO 接口，使用獨立的時鐘。

適用于 xilinx 的 FPGA，spartan-3 系列，spartan-6 系列，virtex-4/5/6/7 系列不同配置的性能。

實時金融指數行情計算模型與并行調度策略

研究實時金融指數（本計劃書以股票ETF50為例）股票推導的計算模型與計算方法，根據數據計算類型的特點設計專用硬件處理單元的結構模型；

研究有限計算資源條件下的行情數據緩存與并行調度策略，研究硬件計算資源劃分與共享技術；

研究透明數據接口技術，包括輸入端旁路高速數據獲取技術與實現方法以及輸出端的應用接口技術。

基于FPGA的并行加速技術

研究基于FPGA的硬件千兆以太網數據獲取技術，實現完全硬件的TCP/IP協議棧解析和數據包過濾；

研究行情驅動的大規模專用套利數據處理單元結構、數據緩存與并行分發機制以及數據流水調度算法。

研究面向同構計算單元（同種計算模型）和異構計算單元（異種推導模型）協同的FPGA資源劃分技術，對資源進行優化配置，在有限計算資源條件下獲得最高的并行加速性價比。

實時金融指數行情的可配置與可擴展技術，充分考慮FPGA專用邏輯特點提供計算模型的配置與合約推導的擴展方案。

研究實時金融指數行情數據的高速分發及應用接口技術，采用高速傳輸總線結構實現實時金融指數行情數據的提取和管理。

基于FPGA的并行加速技術方案

圖為系統結構圖，主要由數據接收模塊、股票信息并行處理模塊、數據發送模塊組成。數據接收模塊主要負責協議包的跨層解析以及包過濾。股票信息并行處理模塊是整個系統的算法核心，采用高速并行方式分析股票信息，計算相關指數，并通過數據發送模塊快速發布。在股票信息并行處理模塊中，算法定向單元負責調度下層的異構邏輯塊，異構邏輯塊通過同構邏輯晶格完成最基礎的數據計算。在股票信息并行處理模塊中，將所有的數據存儲于FPGA內部的分布式RAM中，突破了IO傳輸的瓶頸。

圖7 FPGA計算系統結構圖

北京太速科技有限公司 一直致力于大數據智能計算平臺產品開發。基于 FPGA的微秒級實時金融平臺 歡迎參與合作。

來源:北京太速科技有限公司