精品国产人成在线_亚洲高清无码在线观看_国产在线视频国产永久2021_国产AV综合第一页一个的一区免费影院黑人_最近中文字幕MV高清在线视频

0
  • 聊天消息
  • 系統(tǒng)消息
  • 評論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習(xí)在線課程
  • 觀看技術(shù)視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會員中心
創(chuàng)作中心

完善資料讓更多小伙伴認識你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

MIPSfpga軟核處理器IP設(shè)計方案

電子設(shè)計 ? 來源:互聯(lián)網(wǎng) ? 作者:佚名 ? 2018-05-21 10:17 ? 次閱讀

很多計算機專業(yè)的學(xué)生都只是在理論層次學(xué)習(xí)計算機體系結(jié)構(gòu)方面的知識,比如數(shù)據(jù)路徑、控制結(jié)構(gòu)和存儲系統(tǒng)等,但是如何將這些組合起來則完全靠學(xué)生的想象力。MIPSfpga的出現(xiàn)讓這一切迎刃而解,它不同于其他課程的地方在于首次采用了一款純粹的商用軟核CPU用于研究目的,用戶可以在此課程的系統(tǒng)集成環(huán)境下詳細、深入的探索計算機架構(gòu)。

MIPSfpga使用一款MIPS系列軟核IP——具體來講是microAptiv核,PIC32MK處理器采用的既是此款軟核。該核面向的是可編程邏輯門陣列(FPGA)。Imagination公司除了授權(quán)可以使用這款實用的MIPS軟核處理器外,還準備了一系列的教學(xué)材料,從而可以使用戶快速入門、開發(fā),進而能夠修改該處理器和系統(tǒng)。

MIPSfpga軟核處理器IP設(shè)計模塊圖

MIPSfpga軟核處理器IP設(shè)計模塊圖

該課程提供了三部分材料引導(dǎo)用戶入門、使用和修改MIPSfpag:入門指南、實驗實例和SoC資料包。

第一部分材料包括MIPSfpga用到的Verilog設(shè)計文件和一些介紹MIPSfpga系統(tǒng)和使用方法的文檔。

第二部分材料(MIPSfpga實驗實例)包含25個需要動手操作的實驗,指導(dǎo)用戶如何學(xué)習(xí)計算機架構(gòu)和進行系統(tǒng)級的設(shè)計。比如,修改MIPSfpga系統(tǒng)與外設(shè)(如LCDs、傳感器等)的接口、使用性能計數(shù)器和中斷、改變緩存刷新策略、添加新的指令并且測量這些改變所帶來的性能差異等。由于使用的商用編譯器能夠清晰的看到因架構(gòu)或系統(tǒng)的修改帶來的性能改變,也幫助用戶在此方面的能力上得到較快的提升。

第三部分材料是MIPSfpga SoC,它向用戶展示了如何基于MIPSfpga搭建片上系統(tǒng)(SoC)并且移植開源的Linux操作系統(tǒng)

最新的MIPSfpga v2.0在2017年7月1日正式推出,在之前版本的基礎(chǔ)上又增加了更多的特性和資源,比如增加了16個動手實驗(即動手實驗的個數(shù)從9個增加到25個),可以采用UART(串口)將程序下載到MIPSfpga,精簡了啟動代碼,增加了Windows和Linux系統(tǒng)的安裝指令,同時提供了Verilog和VHDL語言的系統(tǒng)級模塊,支持快速調(diào)試通道(FDC)和用戶自定義接口(UDI),支持使用printf這樣的I/O指令并且允許用戶定義自己的系統(tǒng)指令。


自從2015年5月以來,全世界已經(jīng)有超過600所大學(xué)獲得了授權(quán)并且下載使用MIPSfpga相關(guān)的資料--軟核IP以及入門資料和實驗練習(xí)。

通過提供全面開放的商業(yè)CPU IP軟核和系統(tǒng), 指導(dǎo)用戶使用和修改處理器和系統(tǒng),MIPSfpga正在轉(zhuǎn)變計算機體系結(jié)構(gòu)的教育方式。當然不僅這些,MIPSfpga還提供了一個在研究和高級項目中探索計算機架構(gòu)特性和增強功能的平臺。

這里提供了一些高級項目的鏈接,它們都是基于MIPSfpga實現(xiàn)的。

MIPS由于其足夠簡單和精致,在計算機架構(gòu)教學(xué)中已經(jīng)非常流行。MIPSfpga提供了一個強大的平臺,將計算機架構(gòu)和系統(tǒng)設(shè)計的理論教學(xué)與實踐操作聯(lián)系起來,從而讓用戶更加全面的了解計算機架構(gòu)設(shè)計。

聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問題,請聯(lián)系本站處理。 舉報投訴
  • FPGA
    +關(guān)注

    關(guān)注

    1620

    文章

    21510

    瀏覽量

    598919
  • mips
    +關(guān)注

    關(guān)注

    1

    文章

    237

    瀏覽量

    47581
  • imagination
    +關(guān)注

    關(guān)注

    1

    文章

    562

    瀏覽量

    61118
收藏 人收藏

    評論

    相關(guān)推薦

    基于國產(chǎn)異構(gòu)雙(RISC-V+FPGA)處理器,AG32開發(fā)板開發(fā)資料

    基于國產(chǎn)異構(gòu)雙(RISC-V+FPGA)處理器,AG32VF407系列32位微控制相當于主頻248MHZMCU+2KLES(FPGA)。
    發(fā)表于 09-02 17:13

    淺談國產(chǎn)異構(gòu)雙RISC-V+FPGA處理器AG32VF407的優(yōu)勢和應(yīng)用場景

    關(guān)于國產(chǎn)異構(gòu)雙RISC-V+FPGA處理器AG32VF407的具體優(yōu)勢和應(yīng)用場景淺談如下: 優(yōu)勢 異構(gòu)計算能力 : 異構(gòu)雙設(shè)計結(jié)合了RISC-V的高效指令集和
    發(fā)表于 08-31 08:32

    FPGAIP使用技巧

    ,可以嘗試對IP進行優(yōu)化。例如,可以調(diào)整參數(shù)配置、優(yōu)化布局布線、修改代碼等。 在調(diào)試過程中,可以利用FPGA開發(fā)工具提供的調(diào)試功能,如邏輯分析儀、波形查看
    發(fā)表于 05-27 16:13

    關(guān)于FPGA IP

    對于深入學(xué)習(xí)使用FPGA的小伙伴們,特別是一些復(fù)雜的、大規(guī)模的設(shè)計應(yīng)用,適宜的IP核對開發(fā)能起到事半功倍的作用。IP的概念與我們sdk里庫的概念相似。
    發(fā)表于 04-29 21:01

    Achronix FPGA增加對Bluespec提供的基于Linux的RISC-V處理器的支持,以實現(xiàn)可擴展數(shù)據(jù)處理

    Achronix半導(dǎo)體公司,以及RISC-V工具和IP領(lǐng)域的行業(yè)領(lǐng)導(dǎo)者Bluespec有限公司,日前聯(lián)合宣布推出一系列支持Linux的RISC-V處理器,這些處理器都可用于Achro
    的頭像 發(fā)表于 04-19 18:08 ?622次閱讀

    Achronix與Bluespec聯(lián)合宣布推出一款支持Linux的RISC-V處理器

    高性能FPGA芯片和嵌入式FPGA(eFPGA)硅知識產(chǎn)權(quán)(IP)領(lǐng)域的領(lǐng)先企業(yè)Achronix半導(dǎo)體公司,以及RISC-V工具和IP領(lǐng)域的
    的頭像 發(fā)表于 04-15 16:23 ?478次閱讀

    fpga和risc-v處理器的區(qū)別

    FPGA(現(xiàn)場可編程門陣列)和RISC-V處理器在多個方面存在顯著的區(qū)別。
    的頭像 發(fā)表于 03-27 14:21 ?777次閱讀

    基于嵌入式RISC-V處理器輕松實現(xiàn)DSP擴展設(shè)計

    基于已開發(fā)的嵌入式或應(yīng)用處理器 (如L31等)
    的頭像 發(fā)表于 02-28 13:35 ?762次閱讀
    基于嵌入式RISC-V<b class='flag-5'>處理器</b><b class='flag-5'>核</b>輕松實現(xiàn)DSP擴展設(shè)計

    FPGA優(yōu)質(zhì)開源模塊-SRIO IP的使用

    本文介紹一個FPGA常用模塊:SRIO(Serial RapidIO)。SRIO協(xié)議是一種高速串行通信協(xié)議,在我參與的項目中主要是用于FPGA和DSP之間的高速通信。有關(guān)SRIO協(xié)議的詳細介紹網(wǎng)上有很多,本文主要簡單介紹一下SRIO I
    的頭像 發(fā)表于 12-12 09:19 ?1780次閱讀
    <b class='flag-5'>FPGA</b>優(yōu)質(zhì)開源模塊-SRIO <b class='flag-5'>IP</b><b class='flag-5'>核</b>的使用

    FPGA實現(xiàn)基于Vivado的BRAM IP的使用

    Xilinx公司的FPGA中有著很多的有用且對整個工程很有益處的IP,比如數(shù)學(xué)類的IP,數(shù)字信號處理
    的頭像 發(fā)表于 12-05 15:05 ?1257次閱讀

    FPGAIP學(xué)習(xí)的正確打開方式

    本帖最后由 jf_25420317 于 2023-11-17 11:10 編輯 FPGA開發(fā)過程中,利用各種IP,可以快速完成功能開發(fā),不需要花費大量時間重復(fù)造輪子。 當我們面對使用新
    發(fā)表于 11-17 11:09

    新思科技重磅發(fā)布全新RISC-V處理器系列擴大ARC IP組合

    新思科技全新32位和64位ARC-V處理器IP建立在其數(shù)十年的處理器開發(fā)經(jīng)驗之上,為設(shè)計者提供更廣泛的RISC-V IP選擇空間
    的頭像 發(fā)表于 11-10 12:50 ?581次閱讀

    新思科技重磅發(fā)布全新RISC-V處理器系列,進一步擴大ARC處理器IP組合

    空間; 經(jīng)驗證且成熟的新思科技MetaWare軟件開發(fā)工具鏈能夠幫助軟件工程師基于新思科技ARC-V處理器IP高效開發(fā)高度優(yōu)化的軟件代碼; Synopsys.ai全棧式AI驅(qū)動型EDA解決方案
    發(fā)表于 11-10 10:59 ?853次閱讀

    基于CPLD/FPGA的多串口擴展設(shè)計方案

    電子發(fā)燒友網(wǎng)站提供《基于CPLD/FPGA的多串口擴展設(shè)計方案.pdf》資料免費下載
    發(fā)表于 10-27 09:45 ?3次下載
    基于CPLD/<b class='flag-5'>FPGA</b>的多串口擴展<b class='flag-5'>設(shè)計方案</b>

    設(shè)置AMD以太網(wǎng)IP的Pause幀處理

    目前 AMD 的以太網(wǎng) IP ,如 10G/25G,40G/50G 或者硬核 CMAC,MRMAC,DCMAC 等等,都采用的是同一種 Pause 幀
    的頭像 發(fā)表于 10-18 09:15 ?773次閱讀
    設(shè)置AMD以太網(wǎng)<b class='flag-5'>IP</b><b class='flag-5'>核</b>的Pause幀<b class='flag-5'>處理</b>