電源完整性測量對象和測量內容
PI(Power Integrity),即電源完整性,以前隸屬于信號完整性分析專題,但是因為PI足夠復雜和關鍵,現在已經把其單獨拿出來作為一個專題去研究。快速而準確的仿真電源完整性至今仍然是一個待突破的難題。
對于高速數字電路和系統,PI的研究對象是電源分配網絡PDN(Power Distribution Network)。以筆記本電腦為例,AC到DC電源適配器供給計算機主板的是一個約16V的直流電源,主板上的電源分配網絡要把這個16V直流電源變成各種電壓的直流電源(如:+-5V, +1.5V, +1.8V,+1.2V等等),給CPU供電,給各個芯片供電。CPU和IC用電量很大,而且是動態耗電的,瞬時電流可能很大,也可能很小,但是電壓必須平穩(即紋波和噪聲必須較小),以保持CPU和IC的正常工作。這都對PDN提出了苛刻的要求。
要測量PDN性能,首先需要用示波器測試CPU和IC管腳的電源紋波和噪聲。但是要精確衡量PDN的性能,還需要測試PDN的輸出阻抗(隨頻率變化的阻抗)和PDN的傳輸阻抗(也是隨頻率變化的阻抗),就像表征一個單端口網絡或雙端口網絡一樣去表征PDN。由于現在的PDN大都是開關電源結構,還需要測量PDN或關鍵DC到DC轉換器件的環路增益。
小結一下,電源完整性的測量對象是電源分配網絡PDN。主要測量內容包括四部分:
紋波和噪聲的測量;
輸出阻抗的測量;
環路增益的測量;
電源紋波和噪聲測量
今天的電子電路(比如手機、服務器等領域)的切換速度、信號擺率比以前更高,同時芯片的封裝和信號擺幅卻越來越小,對噪聲更加敏感。因此,今天的電路設計者們比以前會更關心電源噪聲的影響。實時示波器是用來進行電源噪聲測量的一種常用工具,但是如果使用方法不對可能會帶來完全錯誤的測量結果。
由于電源噪聲帶寬很寬,所以很多人會選擇示波器做電源噪聲測量。但是不能忽略的是,實時寬帶數字示波器以及其探頭都有其固有的噪聲。如果要測量的噪聲與示波器和探頭的噪聲在相同數量級,那么要進行精確測量將是非常困難的一件事情。
示波器的主要噪聲來源于2個方面:示波器本身的噪聲和探頭的噪聲。
所有的實時示波器都使用衰減器和放大器來調整垂直量程。設置衰減以后示波器本身的噪聲會被放大。比如,當不用衰減器時,示波器的基本量程是5mV/格,假設此時示波器此時的底噪聲是500uVRMS。當把量程改成50mV/格時,示波器會在輸入電路中增加一個10:1的衰減器。為了顯示正確的電壓信號,示波器最后顯示時會把信號再放大10倍顯示。因此此時示波器的底噪聲看起來就有5mVRMS了。因此,測量噪聲時應盡可能使用示波器最靈敏的量程檔。但是示波器在最靈敏檔下通常不具有足夠的偏置范圍可以把被測直流電壓拉到示波器屏幕中心范圍進行測試,因此通常需要利用示波器的AC耦合功能把直流電平濾掉只測量AC成分。
現在有12bits的示波器上市,如安捷倫9000H系列示波器,其噪聲相對小的多,只有0.7v@100mv/格,所以,能夠用12bits示波器,則是最好的選擇。
基于同樣的原因,在電源測量中也應該盡量使用1:1的探頭而不是示波器標配的10:1的探頭。否則示波器的噪聲也會被放大。
探頭帶來的噪聲是在在衰減器前面耦合進來的,因此無論衰減比設置多少,探頭貢獻的噪聲都是一定的。但是,在某些不正確的使用方法下,探頭可能會帶來額外的噪聲,一個典型的例子就是使用長地線。為了方便測試,示波器的的無源探頭通常會使用15cm左右的鱷魚夾形式的長地線,但是這對于電源紋波的測試卻是不適用的,特別是板上存在開關電源的場合。由于開關電源的切換會在空間產生大量的電磁輻射,而示波器探頭的長地線又恰恰相當于一個天線,所以會從空間把大的電磁干擾引入測量電路。一個簡單的驗證方法就是把地線和探頭前端接在一起,靠近被測電路(不直接接觸)就可能在示波器上看到比較大的開關噪聲。因此測量過程中應該使用盡可能短的地線。
現在很多被測件要求測量出峰峰值為幾毫伏的紋波和噪聲,比如有些10Gbps以上的SerDes要求3mv峰峰值的電源紋波和噪聲。這時候最好用同軸電纜來進行測量,雖然同軸電纜的阻抗只有50歐姆,但是對于毫偶級別的被測電源來說,負載影響很小,測試精度非常高。
但是用同軸電纜,示波器設置為50歐姆輸入阻抗時,示波器都是DC耦合,這時候可有兩種處理手段:
其一,在被測的電源的接觸點放置電容。電容一邊連接被測件,一邊接觸同軸電纜。一般電容用0.1uF即可。
其二,制作電源測試探頭。最好做一個小的PCB,PCB兩端放置SMA接頭,中間裸露出來,可以用來放置電容。圖3是自制探頭的示例。
最后要注意的一點是,通常電源測試都規定了某個頻率范圍內的紋波和噪聲,比如20MHz以內的,而一般示波器的帶寬都大于這個要求,因此測試時可以打開示波器的帶寬限制功能,這對于減小高頻噪聲也會有比較好的效果。
小結一下,對于電源紋波噪聲的測試,通常需要注意以下幾點:
盡量使用自制的電源測試探頭
盡量使用12bits示波器
盡量使用示波器最靈敏的量程檔;
盡量使用AC耦合功能;
盡量使用小衰減比的探頭;
探頭的接地線盡量短;
根據需要使用帶寬限制功能;
PDN輸出阻抗的測量
要衡量PDN性能,只用示波器測試CPU和IC管腳的電源紋波和噪聲是不夠的,而且出現問題后也沒有辦法定位問題。要精確衡量PDN的性能,還需要測試PDN的輸出阻抗(隨頻率變化的阻抗)和PDN的傳輸阻抗(也是隨頻率變化的阻抗),就像表征一個單端口網絡或雙端口網絡一樣去表征PDN。這就要用到網絡分析儀工具。
用網絡分析儀去測試PDN,有兩大挑戰:
1、PDN的輸出阻抗和傳輸阻抗是豪歐級的(一般2m歐姆左右),想準確測試,是一件比較困難的事情。
2、PDN工作時是帶直流電壓的,即帶偏置的,需要網絡分析儀有偏置測量的功能。
用網絡分析儀測試毫歐級的輸出阻抗,不能簡單的用一端口測試方法,因為阻抗太小,反射太大。這時比較好的方法是用雙端口測試方法,測試時用S21代替S11。
假設探測試電纜電感約為0,Z(DUT)遠小于Zo(VNA端口阻抗),PDN輸出阻抗的計算公式如下:
ZDUT=Z11=S21x25
用網絡分析儀測試毫歐級的輸出阻抗,也是用雙端口測試方法。
假設探測試電纜電感約為0,Z11,Z21,Z22遠小于Zo,PDN傳輸阻抗的計算公式如下:
Z21=Z12=S21x25
電路板系統級PDN測量
如何探測?
要進行電路板系統級PDN的測量,最好使用SMA連接器或半剛性SMA同軸電纜。SMA連接器中間是信號針,四周四個腳是地針,需要用鉗子把3個腳針剪掉,留下一個即可。半剛性SMA電纜則需要剪斷,露出中間的信號針,外包的屏蔽焊接短線供連接地用。
探測時,盡量不要在同一個面探測,因為電流環路產生的磁場會使得探頭之間互相耦合,產生誤差。如果只能在一面探測,請盡量使用半剛性SMA電纜自制的短針探頭探測。
如果不需要進行 kHz 級以下的測量,并且可以在連接電纜上使用磁心,我們可以用 E5061B VNA 的 S 參數端口和簡單的配置來對不加電或加電的系統電路板上的 PDN 阻抗進行高達 3 GHz 的測量。如果我們需要測量比較低的頻率響應,可用該儀器的增益-相位測試端口在 5 Hz 到 30 MHz 的頻率范圍內進行測量。在系統電路板應用方面,直流-直流轉換器的高直流環路增益在它感應線的連接點上保持著極低的低頻阻抗值。遠離感應點時,水平面電阻將使低頻值增大。這不是測量誤差,而是系統電路板 PDN 的實際特征。
DC-DC轉換器環路增益測量
-
電源
+關注
關注
184文章
17193瀏覽量
247752 -
PDN
+關注
關注
0文章
76瀏覽量
22638
原文標題:如何測試電源完整性?
文章出處:【微信號:mcu168,微信公眾號:硬件攻城獅】歡迎添加關注!文章轉載請注明出處。
發布評論請先 登錄
相關推薦
評論