Cadence 30年創(chuàng)新歷程創(chuàng)新，永無止境！

我在前一篇博文《Cadence 30年創(chuàng)新歷程》中談到了過去30年取得的一些重大成就。作為眾多里程碑的見證者，我也希望暢想一下行業(yè)未來的發(fā)展方向，簡單分享四點(diǎn)：

對(duì)現(xiàn)有工具和設(shè)計(jì)方法的持續(xù)投入

芯片尺寸越來越大，工藝節(jié)點(diǎn)不斷縮小，設(shè)計(jì)芯片的工具也在不斷改善。這也是Cadence每年將高達(dá)40%的營收資金投入進(jìn)研發(fā)的原因。我們高薪聘請(qǐng)資深的工程師團(tuán)隊(duì)開發(fā)并優(yōu)化這些工具。

為了攻克最新的設(shè)計(jì)難題，我們不斷對(duì)工具進(jìn)行改善和提升。比如說，從2014年到2017年，Cadence徹底更新?lián)Q代了全流程數(shù)字設(shè)計(jì)工具，從綜合到Signoff至物理驗(yàn)證。為什么這么做？隨著數(shù)字設(shè)計(jì)跨入百萬門級(jí)FinFET時(shí)代，老舊的設(shè)計(jì)方法學(xué)已經(jīng)跟不上了。飛快的技術(shù)迭代敦促我們不斷開發(fā)新工具。

基于系統(tǒng)級(jí)的開發(fā)方法實(shí)現(xiàn)芯片、封裝、電路板工具的協(xié)作

芯片設(shè)計(jì)師只需在乎芯片本身的日子已經(jīng)一去不復(fù)返，他們現(xiàn)在還必須考慮封裝，甚至是電路板級(jí)層面的相關(guān)問題。系統(tǒng)設(shè)計(jì)的關(guān)鍵在于如何在IC、封裝和PCB設(shè)計(jì)之間實(shí)現(xiàn)流暢、自動(dòng)的協(xié)同設(shè)計(jì)和驗(yàn)證。Cadence Virtuoso?系統(tǒng)設(shè)計(jì)平臺(tái)可謂是最佳選擇，它提供的跨平臺(tái)解決方案可以幫助設(shè)計(jì)師在設(shè)計(jì)芯片的時(shí)候充分考慮封裝和系統(tǒng)問題。

很多模擬、RF和混合信號(hào)設(shè)計(jì)都要求在不同的基板技術(shù)間實(shí)現(xiàn)多IC集成，從而達(dá)成性能目標(biāo)。異構(gòu)集成可以幫助設(shè)計(jì)師實(shí)現(xiàn)單芯片設(shè)計(jì)很難達(dá)成的結(jié)果，但同時(shí)也帶來了許多新挑戰(zhàn)。Virtuoso系統(tǒng)設(shè)計(jì)平臺(tái)是這些挑戰(zhàn)完美的決絕方案，讓多芯片和片外器件的封裝及模塊設(shè)計(jì)實(shí)現(xiàn)流程化和自動(dòng)化。

我們最近為Virtuoso系列產(chǎn)品進(jìn)行了多項(xiàng)升級(jí)，今后還會(huì)繼續(xù)，幫助設(shè)計(jì)師更方便、更高效地設(shè)計(jì)芯片、封裝和電路板。

基于系統(tǒng)級(jí)的開發(fā)方法設(shè)計(jì)時(shí)將軟件考慮在內(nèi)

今天的創(chuàng)新產(chǎn)品設(shè)計(jì)要具備全局觀，必須將軟件和硬件協(xié)同考慮才能讓產(chǎn)品在市場上更具競爭優(yōu)勢(shì)。新的設(shè)計(jì)方法要求設(shè)計(jì)師全局思考從芯片、封裝、電路板到軟件的整個(gè)設(shè)計(jì)流程。在許多電子系統(tǒng)中，軟件成本占比最高，因此軟件的開發(fā)不能等到硬件設(shè)計(jì)和制作完畢后再開始。

沒錯(cuò)，許多公司已經(jīng)擁有龐大的應(yīng)用軟件開發(fā)體系了，包括編譯器、調(diào)試工具和代碼分析工具，其中大部分都是開源的；對(duì)于完整的系統(tǒng)設(shè)計(jì)而言，軟件界面對(duì)許多人是陌生的，但卻是高效設(shè)計(jì)的關(guān)鍵所在。上述軟件會(huì)提供系統(tǒng)內(nèi)芯片與其他硬件通訊及數(shù)據(jù)傳輸所必需的指令。如果這種關(guān)鍵的平臺(tái)軟件出了問題，那么本應(yīng)具由豐富功能的應(yīng)用軟件就會(huì)發(fā)生故障，甚至崩潰。

擺在我們面前最關(guān)鍵的問題是：如何在交付硬件前對(duì)軟件進(jìn)行可靠性測(cè)試？如果設(shè)計(jì)師等到硬件生產(chǎn)完畢再測(cè)試軟件，上市時(shí)間對(duì)比競爭對(duì)手會(huì)推遲多久？

Cadence在如下4個(gè)領(lǐng)域投入了大量精力，幫助設(shè)計(jì)師在設(shè)計(jì)早期即將軟件納入其中：

1) Palladium Z1企業(yè)級(jí)仿真平臺(tái)為操作系統(tǒng)、驅(qū)動(dòng)和設(shè)計(jì)的初始階段提供早期軟件糾錯(cuò)所必須的速度和可視度。

2) Protium S1 FPGA系統(tǒng)為軟件開發(fā)團(tuán)隊(duì)提供一種性價(jià)比極高的硬件精確（hardware-accurate）設(shè)計(jì)模型，用于軟件應(yīng)用的運(yùn)行和調(diào)試。

3) 包括仿真和形式驗(yàn)證在內(nèi)的Cadence驗(yàn)證解決方案具備多項(xiàng)優(yōu)勢(shì)，火力全開的吞吐量以滿足緊湊項(xiàng)目計(jì)劃的需求，基于參數(shù)的簽核工具以提高產(chǎn)品質(zhì)量，以及以應(yīng)用為中心的設(shè)計(jì)方法，幫助設(shè)計(jì)師滿足移動(dòng)、網(wǎng)絡(luò)及服務(wù)器、汽車、消費(fèi)電子、物聯(lián)網(wǎng)、航空、國防和其它垂直領(lǐng)域的具體需求。

4) 我們的Tensilica處理器生成器可以幫助設(shè)計(jì)師對(duì)軟件進(jìn)行設(shè)定，并根據(jù)軟件要求設(shè)計(jì)量身優(yōu)化的新處理器。（這個(gè)功能太出色了，無以言表）

基于系統(tǒng)級(jí)的開發(fā)方法芯片與機(jī)械組件聯(lián)合開發(fā)

盡管Cadence的工具主要聚焦芯片設(shè)計(jì)，但我們也和機(jī)械設(shè)計(jì)合作伙伴開展密切合作，營造強(qiáng)大的協(xié)同開發(fā)環(huán)境。

我們的Allegro設(shè)計(jì)工具可以和領(lǐng)先的MCAD工具協(xié)同使用，包括互聯(lián)交換和電氣-機(jī)械聯(lián)合設(shè)計(jì)迭代次數(shù)的降低。我們的PCB設(shè)計(jì)產(chǎn)品可以與公司供應(yīng)鏈集成，減少不必要的重復(fù)設(shè)計(jì)和延遲。

電氣和機(jī)械硬件研發(fā)與企業(yè)數(shù)據(jù)系統(tǒng)的對(duì)接可以幫助企業(yè)提高電氣與機(jī)械設(shè)計(jì)之間的關(guān)聯(lián)程度，有助于企業(yè)管理成本和質(zhì)量，縮短設(shè)計(jì)到生產(chǎn)的時(shí)間，并掌握物資采購（零部件、連接件、電線等）所需的相關(guān)信息。

結(jié) 論

EDA領(lǐng)域的發(fā)展會(huì)達(dá)到盡頭嗎？技術(shù)一直在進(jìn)步，我們也會(huì)緊跟技術(shù)的腳步，幫助設(shè)計(jì)師不斷突破。Cadence永遠(yuǎn)不會(huì)沉迷于過去的成就，我們會(huì)持續(xù)創(chuàng)新，讓創(chuàng)新成為我們領(lǐng)先市場的根本！