精品国产人成在线_亚洲高清无码在线观看_国产在线视频国产永久2021_国产AV综合第一页一个的一区免费影院黑人_最近中文字幕MV高清在线视频

0
  • 聊天消息
  • 系統消息
  • 評論與回復
登錄后你可以
  • 下載海量資料
  • 學習在線課程
  • 觀看技術視頻
  • 寫文章/發帖/加入社區
會員中心
創作中心

完善資料讓更多小伙伴認識你,還能領取20積分哦,立即完善>

3天內不再提示

Wishbone總線的地址不變突發示例

SwM2_ChinaAET ? 來源:未知 ? 作者:李倩 ? 2018-07-27 09:02 ? 次閱讀

地址不變突發是一個總線周期,在這個總線周期中完成多次操作,但是地址不變。地址不變突發的典型應用是以DMA方式讀/寫FIFO。主設備在時鐘的某一個上升沿將CTI()置為3’b001后,下一個周期的操作必須與本周期,包括SEL_O()信號也不能改變,即在地址不變突發中的每一次操作除傳輸的數據可能發生變化外其他都是相同的。

圖27 Wishbone總線的地址不變突發示例

圖27給出了一個地址不變突發寫總線周期示例。圖中主設備和從設備一共進行了4次操作。

在時鐘上升沿0,主設備將地址信號ADR_O()放到總線上,將數據信號DAT_O()、TGD_O()放到總線上,將WE_O置為高表示寫操作,將CTI_O()置為3’b001表示地址不變突發總線周期,將適當的SEL_O()信號置高通知從設備將數據總線上哪些信號是有效的,將CYC_O和TGC_O置高表示操作正在進行,將STB_O置高表示第一次寫操作開始。

在時鐘上升沿1,從設備檢測到主設備的寫操作,將DAT_I()采樣,并置高ACK_O。

在時鐘上升沿2,主設備檢測到ACK_I為高,知道第一次傳輸順利完成,由于數據沒有準備好,于是將STB_O置低表示插入等待周期。

在等待周期,從設備知道地址不變突發寫操作仍然在進行,因此一直將ACK_O置高。但是此時主設備和從設備知道沒有真正的傳輸發生。

在時鐘上升沿3,主設備已經將新的數據準備好,于是將STB_O置高表示第二次寫操作開始,并更新DAT_O()。

在時鐘上升沿4,從設備檢測到主設備的寫操作,將DAT_I()采樣。同時從設備發現沒有足夠的空間存儲數據或者由于其他原因不能及時接收新的數據,于是將ACK_O置低插入等待周期。主設備檢測到ACK_I為高,于是發起第三次操作,更新DAT_O()。

在時鐘上升沿5,從設備發現可以繼續接收數據,于是將DAT_I()采樣并將ACK_O置高。

在時鐘上升沿6,主設備檢測到ACK_I為高,于是發起第四次操作,更新DAT_O(),同時將CTI_O置為3’b111表示本次操作為最后一次操作。

在時鐘上升沿7,從設備將DAT_I()采樣,并根據CTI_O為3’b111知道本次地址不變突發寫操作完成,于是將ACK_O置低。

聲明:本文內容及配圖由入駐作者撰寫或者入駐合作網站授權轉載。文章觀點僅代表作者本人,不代表電子發燒友網立場。文章及其配圖僅供工程師學習之用,如有內容侵權或者其他違規問題,請聯系本站處理。 舉報投訴
  • 時鐘
    +關注

    關注

    10

    文章

    1720

    瀏覽量

    131366
  • 總線
    +關注

    關注

    10

    文章

    2868

    瀏覽量

    87991
  • Wishbone
    +關注

    關注

    0

    文章

    16

    瀏覽量

    10418

原文標題:【博文連載】Wishbone總線地址不變突發結束方式

文章出處:【微信號:ChinaAET,微信公眾號:電子技術應用ChinaAET】歡迎添加關注!文章轉載請注明出處。

收藏 人收藏

    評論

    相關推薦

    wishbone總線

    想請教各位前輩,wishbone在工作中很常用嗎?我最近在學關于這個的代碼,感覺很難懂,而時間又感覺不大夠用,需要重點攻擊, 所以想知道是否值得投入大量的時間去研究它。望各位前輩不吝賜教
    發表于 03-02 23:37

    基于WISHBONE總線的FLASH閃存接口設計

    部件,提高系統吞吐量。FLASH接口的設計 由于OR1200采用的是WISHBONE共享總線,其地址線為32位,數據線也為32位。設計中采用將低位與FLASH相聯接,并將接口位度設計為16位。原理框圖
    發表于 12-05 10:35

    基于Wishbone片上總線的IP核的互聯

    以 FPGA 技術為基礎,以Verilog HDL 為載體,設計了遵守Wishbone 片上總線規范的IP 核接口,實現了片上系統的IP 核互聯。
    發表于 01-13 15:09 ?13次下載

    基于Wishbone總線的UART IP核設計

    本文介紹的基于Wishbone總線的UART IP核的設計方法,通過驗證表明了各項功能達到預期要求,為IP核接口的標準化設計提供了依據。此外,該IP核代碼全部采用模塊化的Verilog-HDL語言編寫,
    發表于 06-10 11:47 ?3753次閱讀
    基于<b class='flag-5'>Wishbone</b><b class='flag-5'>總線</b>的UART IP核設計

    基于WISHBONE總線的FLASH閃存接口設計

    本文簡要介紹了AMD 公司Am29LV160D 芯片的特點,并對WISHBONE總線作了簡單的介紹,詳細說明了FLASH memory 與WISHBONE 總線的硬件接口設計及部分Ve
    發表于 06-23 16:32 ?18次下載
    基于<b class='flag-5'>WISHBONE</b><b class='flag-5'>總線</b>的FLASH閃存接口設計

    基于WISHBONE總線的通用接口控制器

    通用IO接口是Soc系統中非常重要的一種外圍端口.本文完成了一種基于WISHBONE總線的GPIO_W B拉制器的邏拜設計和物理實現.文中較其體地介紹了GPIO_W B核的體系結構以及WISHBONE接Q和DMA傳偷方式
    發表于 09-21 16:57 ?32次下載
    基于<b class='flag-5'>WISHBONE</b><b class='flag-5'>總線</b>的通用接口控制器

    Wishbone總線實現UART IP核設計

    該設計采用了自頂向下的模塊化劃分和有限狀態機相結合的方法,由于其應用了標準的Wishbone總線接口,從而使微機系統與串行設備之間的通信更加靈活方便。驗證結果表明,這種新的架構
    發表于 10-19 15:01 ?27次下載
    <b class='flag-5'>Wishbone</b><b class='flag-5'>總線</b>實現UART IP核設計

    基于FPGA的SDX總線Wishbone總線接口設計

    介紹了基于硬件描述語言Verilog HDL設計的SDX總線Wishbone總線接口轉化的設計與實現,并通過Modelsim進行功能仿真,在QuartusⅡ軟件平臺上綜合,最終在Altera公司的CycloneⅢ系列FPGA上
    發表于 01-11 10:21 ?25次下載
    基于FPGA的SDX<b class='flag-5'>總線</b>與<b class='flag-5'>Wishbone</b><b class='flag-5'>總線</b>接口設計

    基于AMBA與WISHBONE的SoC總線橋KBar控制器的設計

    基于AMBA與WISHBONE的SoC總線橋KBar控制器的設計_陳俊銳
    發表于 03-19 11:31 ?0次下載

    Wishbone一般總線規范的共同特點

    支持用戶定義的標簽。這些標簽可以用于為地址、數據總線提供額外的信息如奇偶校驗,為總線周期提供額外的信息如中斷向量、緩存控制操作的類型等。Wishbone規范只定義標簽的時序,而標簽的具
    的頭像 發表于 07-06 08:07 ?2977次閱讀
    <b class='flag-5'>Wishbone</b>一般<b class='flag-5'>總線</b>規范的共同特點

    Wishbone總線突發結束

    在時鐘上升沿1,主設備將DAT_I()采樣完成整個突發讀操作,同時主設備將新地址信號放到地址總線ADR_O()上,將新數據信號放到數據總線DAT_O()上,將WE_O置為高表示寫操作,
    的頭像 發表于 07-26 09:01 ?3147次閱讀
    <b class='flag-5'>Wishbone</b><b class='flag-5'>總線</b>的<b class='flag-5'>突發</b>結束

    Wishbone部分地址譯碼的實現

    Wishbone部分地址譯碼的實現如圖26所示。對于圖中所示IP核,我們假設其只有4個地址,對應4組寄存器。地址譯碼器首先譯碼出其地址并給出
    的頭像 發表于 08-05 08:44 ?3641次閱讀
    <b class='flag-5'>Wishbone</b>部分<b class='flag-5'>地址</b>譯碼的實現

    Wishbone總線的主要特征概括

    在以上介紹的三種總線中,CoreConnect雖免費不過需要IBM 公司許可,ARM 沒有明確的正式說法,可能也會免費,而Wishbone 是絕對免費的。三種總線都是同步的總線,使用時
    的頭像 發表于 08-11 09:14 ?4767次閱讀
    <b class='flag-5'>Wishbone</b><b class='flag-5'>總線</b>的主要特征概括

    Wishbone II交易總線:速度的另一個等級

    Wishbone B.3總線。以類似的方式,Altera引入了自己的互連方案,稱為Avalon Bus,SOPC Builder和Nios(II)系統就是圍繞該方案制造的。Xilinx 還推出了自己的總線,稱為片上外設
    的頭像 發表于 11-14 15:38 ?1197次閱讀
    <b class='flag-5'>Wishbone</b> II交易<b class='flag-5'>總線</b>:速度的另一個等級

    數據總線地址總線的區別

    數據總線地址總線是計算機系統中至關重要的兩種總線,它們在數據傳輸和地址指定方面發揮著不同的作用。
    的頭像 發表于 09-10 11:40 ?1520次閱讀