精品国产人成在线_亚洲高清无码在线观看_国产在线视频国产永久2021_国产AV综合第一页一个的一区免费影院黑人_最近中文字幕MV高清在线视频

0
  • 聊天消息
  • 系統(tǒng)消息
  • 評(píng)論與回復(fù)
登錄后你可以
  • 下載海量資料
  • 學(xué)習(xí)在線課程
  • 觀看技術(shù)視頻
  • 寫文章/發(fā)帖/加入社區(qū)
會(huì)員中心
創(chuàng)作中心

完善資料讓更多小伙伴認(rèn)識(shí)你,還能領(lǐng)取20積分哦,立即完善>

3天內(nèi)不再提示

基于VHDL的卷積編碼實(shí)現(xiàn) 詳解卷積編碼的應(yīng)用

ss ? 作者:工程師譚軍 ? 2018-08-20 16:58 ? 次閱讀

在現(xiàn)代數(shù)字通信中,為降低數(shù)據(jù)傳輸?shù)恼`碼率,提高通信質(zhì)量及其可靠性,常在通信中采用糾錯(cuò)編碼技術(shù)。

本文主要介紹的就是關(guān)于卷積編碼的相關(guān)介紹,希望通過本文能讓你對(duì)卷積編碼有更深的認(rèn)識(shí)。

卷積編碼

在信道編碼研究的初期,人們探索、研究出各種各樣的編碼構(gòu)造方法,其中包括卷積碼。早在1955年,P.Elias首先提出了卷積碼。但是它又經(jīng)歷了十幾年的研究以后,才開始具備應(yīng)用價(jià)值。在這十幾年期間,J.M.Wozencraft提出了適合大編碼約束度的卷積碼的序列譯碼,J.L.Massey提出了實(shí)現(xiàn)簡(jiǎn)單的門限譯碼,A.J.Viterbi提出了適合小編碼約束度的卷積碼Viterbi算法。20年后,即1974年,L.R.Bahl等人又提出一種支持軟輸入軟輸出(SISO,Soft-Input Soft-Output)的最大后驗(yàn)概率(MAP,Maximum A Posteriori)譯碼——BCJR算法。其中,Viterbi算法有力地推動(dòng)了卷積碼的廣泛應(yīng)用,BCJR算法為后續(xù)Turbo碼的發(fā)現(xiàn)奠定了基礎(chǔ)。

基于VHDL的卷積編碼實(shí)現(xiàn) 詳解卷積編碼的應(yīng)用

編碼技術(shù)

在卷積碼的編碼過程中,對(duì)輸入信息比特進(jìn)行分組編碼,每個(gè)碼組的編碼輸出比特不僅與該分組的信息比特有關(guān),還與前面時(shí)刻的其他分組的信息比特有關(guān)。同樣,在卷積碼的譯碼過程中,不僅從當(dāng)前時(shí)刻收到的分組中獲取譯碼信息,還要從前后關(guān)聯(lián)的分組中提取相關(guān)信息。正是由于在卷積碼的編碼過程中充分利用了各組的相關(guān)性,使得卷積碼具有相當(dāng)好的性能增益。

編碼器圖中,編碼器的每組輸入包含k0個(gè)信息比特,第一組寄存器單元存儲(chǔ)當(dāng)前時(shí)刻的k0個(gè)信息比特,而其他組寄存器單元存儲(chǔ)前面時(shí)刻的(K?1)k0個(gè)信息比特。編碼器有n0個(gè)編碼輸出,每個(gè)編碼輸出Yi由當(dāng)前時(shí)刻的輸入信息分組以及其他(K?1)個(gè)寄存器單元內(nèi)的信息分組根據(jù)相應(yīng)的連接關(guān)系進(jìn)行模2運(yùn)算來確定。

因此,一般定義K為編碼約束度,說明編碼過程中相互關(guān)聯(lián)的分組個(gè)數(shù),定義 m=k-1 為編碼存儲(chǔ)級(jí)數(shù),碼率 R=k0/n0,這類碼通常稱為(n0,k0,K)卷積碼。在許多實(shí)際應(yīng)用場(chǎng)合,往往采用編碼約束度比較小、碼率為的卷積碼。如圖3-29所示的兩種卷積碼(2,1,9)和(3,1,9),它們的存儲(chǔ)級(jí)數(shù)都是8,加法器完成二進(jìn)制加法(模2加)。圖中省略了存儲(chǔ)當(dāng)前時(shí)刻輸入的寄存器單元。在圖3-29(a)中,(2,1,9)卷積碼編碼器有一個(gè)輸入端口、兩個(gè)輸出端口,這兩個(gè)輸出端口分別對(duì)應(yīng)兩個(gè)生成多項(xiàng)式(使用八進(jìn)制表示):561和753。該碼率是1/2。在圖3-29(b)中,(3,1,9)卷積碼編碼器有一個(gè)輸入端口、3個(gè)輸出端口,這3個(gè)輸出端口分別對(duì)應(yīng)3個(gè)生成多項(xiàng)式(使用八進(jìn)制表示):557、663和711。該碼率是1/3。

TD-LTE系統(tǒng)中采用了(3,1,7)卷積碼,存儲(chǔ)級(jí)數(shù)是6,使用了6個(gè)寄存器。這個(gè)卷積碼的主要優(yōu)點(diǎn)包括最優(yōu)距離譜、咬尾編碼、譯碼復(fù)雜度小。具體描述見后續(xù)章節(jié)內(nèi)容。另外,卷積碼也可以按照其他方式進(jìn)行分類,比如系統(tǒng)碼或者非系統(tǒng)碼,遞歸碼或者非遞歸碼,最大自由距離碼或者最優(yōu)距離譜碼。常用的卷積碼一般是非遞歸的非系統(tǒng)碼,而Turbo碼常常使用遞歸的系統(tǒng)卷積碼。

咬尾編碼通常卷積碼編碼器開始工作時(shí)都要進(jìn)行初始化,常常將編碼器的所有寄存器單元都進(jìn)行清零處理。而在編碼結(jié)束時(shí),還要使用尾比特進(jìn)行歸零的結(jié)尾操作(Tailed Termination)。相對(duì)于編碼比特而言,尾比特增加了編碼開銷。TD-LTE系統(tǒng)的卷積碼編碼器采用了咬尾編碼方法。

編碼器開始工作時(shí)要進(jìn)行特殊的初始化,將輸入信息比特的最后m個(gè)比特依次輸入編碼器的寄存器中,當(dāng)編碼結(jié)束時(shí),編碼器的結(jié)束狀態(tài)與初始狀態(tài)相同。由于這個(gè)編碼方法沒有出現(xiàn)尾比特,因此稱為咬尾編碼。咬尾編碼減少了尾比特的編碼開銷。對(duì)于咬尾編碼方法,在譯碼過程中,由于編碼器的初始狀態(tài)和結(jié)尾狀態(tài)是未知的,因此就需要增加一定的譯碼復(fù)雜度,才能確保好的譯碼性能。3.性能界卷積碼的性能一般使用誤比特率(BER,Bit Error Rate)來統(tǒng)計(jì),其理論上界(Upper Bound)一般使用聯(lián)合界(Union Bound)來確定,即(3-13)其中,卷積碼的轉(zhuǎn)移函數(shù)(Transfer Function),代表非零輸入信息比特的轉(zhuǎn)移分支,Y的指數(shù)表示輸入信息比特的漢明重量,Z代表輸出編碼比特的轉(zhuǎn)移分支,Z的指數(shù)表示輸出編碼比特的漢明重量。為了進(jìn)一步分析上述性能界,一般假設(shè)最大似然譯碼(ML,Maximum-Likelihood)、BPSK調(diào)制和加性高斯白噪聲(AWGN,Additive White Gaussian Noise)信道,則有

(3-14)其中,Bd是所有重量為d的碼字的非零信息比特的重量,為卷積碼的自由距離。當(dāng)信噪比很高時(shí),則式(3-14)近似為(3-15)BPSK調(diào)制性能為(3-16)考慮到誤碼性能主要是指數(shù)項(xiàng)占據(jù)主導(dǎo)作用,與未編碼系統(tǒng)相比,卷積碼的編碼增益為(3-17)式(3-17)說明卷積碼的漸近性能主要是由自由距離()決定的。因此,相對(duì)而言,卷積碼的自由距離越大,其性能越好。以上述二進(jìn)制卷積碼(2,1,9)和(3,1,9)為例,自由距離分別為12和18,編碼增益都為7.78dB。實(shí)際上,性能最佳的卷積碼往往具有最優(yōu)的距離譜(ODS,Optimum Distance Spectrum)或者重量分布,而且,具有最優(yōu)距離譜的卷積碼也具有最大的自由距離(MFD,Maximum Free Distance)。TD-LTE系統(tǒng)采用了最優(yōu)距離譜的卷積碼。

基于VHDL的卷積編碼實(shí)現(xiàn)

在現(xiàn)代數(shù)字通信中,為降低數(shù)據(jù)傳輸?shù)恼`碼率,提高通信質(zhì)量及其可靠性,常在通信中采用糾錯(cuò)編碼技術(shù)。其中卷積碼就是一種具有較強(qiáng)糾錯(cuò)能力的糾錯(cuò)碼。由于 Vitebrbi 譯碼算法比較容易實(shí)現(xiàn),卷積碼得到了廣泛應(yīng)用。本課題簡(jiǎn)明地介紹了用 EDA 技術(shù)實(shí)現(xiàn)卷積碼編碼器的實(shí)現(xiàn)。 卷積碼糾錯(cuò)性能常常優(yōu)于分組碼,是一種性能優(yōu)越的信道編碼。由于碼字之間的相關(guān)性,其編碼器要利用移位寄存器來存儲(chǔ)狀態(tài)。

隨著糾錯(cuò)編碼理論研究的不斷深入,卷積碼的實(shí)際應(yīng)用越來越廣泛。卷積碼作為通信系統(tǒng)中重要的編碼方式,以其良好的編碼性能,合理的譯碼方式,被廣泛應(yīng)用。本文在闡述卷積碼編碼器基本工作原理的基礎(chǔ)上,給出了(2,1,2)卷積編碼器的 VHDL 設(shè)計(jì),在QuartusⅡ環(huán)境下進(jìn)行了波形功能仿真,并下載到 EP1C6T144C8N 芯片上進(jìn)行驗(yàn)證,最終實(shí)現(xiàn)輸入四位序列,編碼輸出八位通過指示燈顯示。

基于VHDL的卷積編碼實(shí)現(xiàn) 詳解卷積編碼的應(yīng)用

卷積編碼的編碼約束長(zhǎng)度定義為:串行輸入比特通過編碼其所需的移位次數(shù),它表示編碼過程中相互約束的分支碼數(shù),所以具有m級(jí)移位寄存器的編碼器得約束長(zhǎng)度為m十1,有時(shí)也說(m十1)n為卷積編碼的編碼約束長(zhǎng)與分組編碼一樣。

卷積編碼的編碼效率也定義為R=k/η,與分組碼具有固定碼長(zhǎng)η不同,卷積碼沒有,我們可通過周期性地截?cái)鄟慝@得分組長(zhǎng)度為了達(dá)到清空編碼移位寄存器數(shù)據(jù)bit的目的,需要在輸入數(shù)據(jù)序列末尾附加若于0bit。由于附加的0不包含任何信息,因而,有效編碼效率降至kn以如果截?cái)嘀芷谌≈递^大,則有效編碼效率會(huì)逼近kn。

基于VHDL的卷積編碼實(shí)現(xiàn) 詳解卷積編碼的應(yīng)用

圖中的小框表示寄存器的狀態(tài),連接小框的箭頭表示狀態(tài)轉(zhuǎn)移的方向,兩線旁的數(shù)字表示:輸出分支碼字/輸入信息比特。狀態(tài)圖簡(jiǎn)明的表示了在某一時(shí)刻編碼器的輸入比特和輸出分支碼字的關(guān)系。

結(jié)語

關(guān)于卷積編碼的相關(guān)介紹就到這了,如有不足之處歡迎指正。

相關(guān)閱讀推薦:什么是卷積碼

相關(guān)閱讀推薦:什么是卷積

聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點(diǎn)僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場(chǎng)。文章及其配圖僅供工程師學(xué)習(xí)之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問題,請(qǐng)聯(lián)系本站處理。 舉報(bào)投訴
  • vhdl
    +關(guān)注

    關(guān)注

    30

    文章

    816

    瀏覽量

    128078
  • 卷積編碼
    +關(guān)注

    關(guān)注

    0

    文章

    13

    瀏覽量

    2636
收藏 人收藏

    評(píng)論

    相關(guān)推薦

    咬尾卷積編碼是什么?如何實(shí)現(xiàn)咬尾卷積編碼?

    咬尾卷積碼的原理是尾卷積碼保證格形起始和終止于某個(gè)相同的狀態(tài)。它具有不要求傳輸任何額外比特的優(yōu)點(diǎn)。
    發(fā)表于 08-21 09:11 ?8066次閱讀
    咬尾<b class='flag-5'>卷積</b><b class='flag-5'>編碼</b>是什么?如何<b class='flag-5'>實(shí)現(xiàn)</b>咬尾<b class='flag-5'>卷積</b><b class='flag-5'>編碼</b>?

    有沒有Labview編的gold碼生成VI以及RS編碼卷積編碼的VI???

    最近在做擴(kuò)頻調(diào)制,有沒有Labview編的gold碼生成VI以及RS編碼卷積編碼的VI啊?
    發(fā)表于 05-10 14:47

    如何實(shí)現(xiàn)CDMA2000系統(tǒng)前向鏈路卷積編碼器?

    為了縮短卷積編碼器設(shè)計(jì)周期,使硬件設(shè)計(jì)更具靈活性,在介紹卷積編碼器原理的基礎(chǔ)上,論述了一種基于可編程邏輯器件,采用模塊化設(shè)計(jì)方法,利用VHDL
    發(fā)表于 08-27 07:41

    FPGA卷積編碼1/2碼率

    這是verilog寫的可以實(shí)現(xiàn)卷積編碼1/2碼率的代碼,附帶測(cè)試文件0
    發(fā)表于 01-20 18:23 ?1次下載

    基于卷積LDPC碼編碼鑿孔算法

    為設(shè)計(jì)出可近容量限傳輸且能普適應(yīng)用于慢、快衰落信道下的編碼協(xié)作方案,研究了基于卷積LDPC碼的編碼協(xié)作?;?b class='flag-5'>卷積LDPC碼的鑿孔算法構(gòu)造出可2路傳輸?shù)姆执a字,
    發(fā)表于 01-16 14:38 ?0次下載
    基于<b class='flag-5'>卷積</b>LDPC碼<b class='flag-5'>編碼</b>鑿孔算法

    卷積編碼與分組編碼的區(qū)別及應(yīng)用案例

    卷積碼又稱連環(huán)碼,他是非分組(沒有固定長(zhǎng)度)有記憶編碼,但也是一種線性碼,碼的結(jié)構(gòu)簡(jiǎn)單,其性能在許多實(shí)際情況優(yōu)于分組碼,通常更適用于向前糾錯(cuò),是一種較為常見的糾錯(cuò)編碼。
    發(fā)表于 08-20 14:53 ?9824次閱讀

    卷積編碼碼率是什么?怎么計(jì)算

    卷積碼是一種差錯(cuò)控制編碼,由P.Elias于1955年發(fā)明。因?yàn)閿?shù)據(jù)與二進(jìn)制多項(xiàng)式滑動(dòng)相關(guān)故稱卷積碼。
    發(fā)表于 08-20 15:11 ?2.1w次閱讀
    <b class='flag-5'>卷積</b><b class='flag-5'>編碼</b>碼率是什么?怎么計(jì)算

    卷積編碼器怎么畫 淺談卷積編碼器設(shè)計(jì)

    卷積碼擁有良好的糾錯(cuò)性能,是一種被廣泛應(yīng)用于移動(dòng)通信的信道編碼系統(tǒng)。
    的頭像 發(fā)表于 08-20 15:30 ?1.4w次閱讀
    <b class='flag-5'>卷積</b>碼<b class='flag-5'>編碼</b>器怎么畫 淺談<b class='flag-5'>卷積</b>碼<b class='flag-5'>編碼</b>器設(shè)計(jì)

    基于C語言的卷積編碼實(shí)現(xiàn) 淺談卷積和濾波之區(qū)別

    在信道編碼研究的初期,人們探索、研究出各種各樣的編碼構(gòu)造方法,其中包括卷積碼。
    發(fā)表于 08-21 08:31 ?3294次閱讀

    淺談卷積編碼在通信中的應(yīng)用 詳解卷積編碼設(shè)計(jì)應(yīng)用

    通過以上兩種分析都可以得到卷積的結(jié)果。回頭看上邊的卷積機(jī)器,將脈沖響應(yīng)考慮為一組權(quán)重系數(shù),在這種觀點(diǎn)下每個(gè)輸出信號(hào)采樣點(diǎn)等于權(quán)重輸入之和。
    的頭像 發(fā)表于 08-21 08:49 ?8495次閱讀
    淺談<b class='flag-5'>卷積</b><b class='flag-5'>編碼</b>在通信中的應(yīng)用 <b class='flag-5'>詳解</b><b class='flag-5'>卷積</b><b class='flag-5'>編碼</b>設(shè)計(jì)應(yīng)用

    淺談卷積編碼在DSL中的應(yīng)用 詳解卷積編碼編碼技術(shù)

    卷積碼是一種差錯(cuò)控制編碼,由P.Elias于1955年發(fā)明。因?yàn)閿?shù)據(jù)與二進(jìn)制多項(xiàng)式滑動(dòng)相關(guān)故稱卷積碼。
    發(fā)表于 08-21 09:20 ?2553次閱讀
    淺談<b class='flag-5'>卷積</b><b class='flag-5'>編碼</b>在DSL中的應(yīng)用 <b class='flag-5'>詳解</b><b class='flag-5'>卷積</b><b class='flag-5'>編碼</b><b class='flag-5'>編碼</b>技術(shù)

    卷積編碼之維特比譯碼介紹 淺析卷積碼之應(yīng)用

    以(n,k,m)來描述卷積碼,其中k為每次輸入到卷積編碼器的bit數(shù),n為每個(gè)k元組碼字對(duì)應(yīng)的卷積碼輸出n元組碼字,m為編碼存儲(chǔ)度,也就是
    發(fā)表于 08-21 09:56 ?3384次閱讀

    卷積編碼及譯碼實(shí)驗(yàn) 淺談卷積編碼下的FPGA實(shí)現(xiàn)

    卷積編碼是現(xiàn)代數(shù)字通信系統(tǒng)中常見的一種前向糾錯(cuò)碼,區(qū)別于常規(guī)的線性分組碼,卷積編碼的碼字輸出不僅與當(dāng)前時(shí)刻的信息符號(hào)輸入有關(guān),還與之前輸入的信息符號(hào)有關(guān)。
    的頭像 發(fā)表于 08-21 10:26 ?8277次閱讀
    <b class='flag-5'>卷積</b>碼<b class='flag-5'>編碼</b>及譯碼實(shí)驗(yàn) 淺談<b class='flag-5'>卷積</b><b class='flag-5'>編碼</b>下的FPGA<b class='flag-5'>實(shí)現(xiàn)</b>

    卷積編碼譯碼程序仿真程序 卷積碼應(yīng)用詳解

    卷積碼是一種差錯(cuò)控制編碼,由P.Elias于1955年發(fā)明。因?yàn)閿?shù)據(jù)與二進(jìn)制多項(xiàng)式滑動(dòng)相關(guān)故稱卷積碼。
    發(fā)表于 08-21 10:34 ?4068次閱讀
    <b class='flag-5'>卷積</b>碼<b class='flag-5'>編碼</b>譯碼程序仿真程序 <b class='flag-5'>卷積</b>碼應(yīng)用<b class='flag-5'>詳解</b>

    深度解讀VHDL語言的卷積碼和Viterbi譯碼的實(shí)現(xiàn)

    介紹并用VHDL語言實(shí)現(xiàn)卷積編碼和維特比譯碼。根據(jù)編碼器特征設(shè)計(jì)了一種具有針對(duì)性的簡(jiǎn)潔的維特比譯碼器結(jié)構(gòu),
    的頭像 發(fā)表于 05-12 15:22 ?2462次閱讀
    深度解讀<b class='flag-5'>VHDL</b>語言的<b class='flag-5'>卷積</b>碼和Viterbi譯碼的<b class='flag-5'>實(shí)現(xiàn)</b>