精品国产人成在线_亚洲高清无码在线观看_国产在线视频国产永久2021_国产AV综合第一页一个的一区免费影院黑人_最近中文字幕MV高清在线视频

0
  • 聊天消息
  • 系統消息
  • 評論與回復
登錄后你可以
  • 下載海量資料
  • 學習在線課程
  • 觀看技術視頻
  • 寫文章/發帖/加入社區
會員中心
創作中心

完善資料讓更多小伙伴認識你,還能領取20積分哦,立即完善>

3天內不再提示

鎖相環CD4046應用介紹,About CD4046

454398 ? 2018-09-20 18:26 ? 次閱讀

鎖相環CD4046應用介紹,About CD4046

關鍵字:CD4046

鎖相的意義是相位同步的自動控制,能夠完成兩個電信號相位同步的自動控制閉環系統叫做鎖相環,簡稱PLL。它廣泛應用于廣播通信、頻率合成、自動控制及時鐘同步等技術領域。鎖相環主要由相位比較器(PC)、壓控振蕩器(VCO)。低通濾波器三部分組成,如圖1所示。
圖1
壓控振蕩器的輸出Uo接至相位比較器的一個輸入端,其輸出頻率的高低由低通濾波器上建立起來的平均電壓Ud大小決定。施加于相位比較器另一個輸入端的外部輸入信號Ui與來自壓控振蕩器的輸出信號Uo相比較,比較結果產生的誤差輸出電壓UΨ正比于Ui和Uo兩個信號的相位差,經過低通濾波器濾除高頻分量后,得到一個平均值電壓Ud。這個平均值電壓Ud朝著減小VCO輸出頻率和輸入頻率之差的方向變化,直至VCO輸出頻率和輸入信號頻率獲得一致。這時兩個信號的頻率相同,兩相位差保持恒定(即同步)稱作相位鎖定。
圖2

當鎖相環入鎖時,它還具有“捕捉”信號的能力,VCO可在某一范圍內自動跟蹤輸入信號的變化,如果輸入信號頻率在鎖相環的捕捉范圍內發生變化,鎖相環能捕捉到輸人信號頻率,并強迫VCO鎖定在這個頻率上。鎖相環應用非常靈活,如果輸入信號頻率f1不等于VCO輸出信號頻率f2,而要求兩者保持一定的關系,例如比例關系或差值關系,則可以在外部加入一個運算器,以滿足不同工作的需要。 過去的鎖相環多采用分立元件和模擬電路構成,現在常使用集成電路的鎖相環,CD4046是通用的CMOS鎖相環集成電路,其特點是電源電壓范圍寬(為3V-18V),輸入阻抗高(約100MΩ),動態功耗小,在中心頻率f0為10kHz下功耗僅為600μW,屬微功耗器件。圖2是CD4046的引腳排列,采用 16 腳雙列直插式,各引腳功能如下:

1腳相位輸出端,環路人鎖時為高電平,環路失鎖時為低電平。2腳相位比較器Ⅰ的輸出端。3腳比較信號輸入端。4腳壓控振蕩器輸出端。5腳禁止端,高電平時禁止,低電平時允許壓控振蕩器工作。6、7腳外接振蕩電容。8、16腳電源的負端和正端。9腳壓控振蕩器的控制端。10腳解調輸出端,用于FM解調。11、12腳外接振蕩電阻。13腳相位比較器Ⅱ的輸出端。14腳信號輸入端。15腳內部獨立的齊納穩壓管負極。


圖3
圖3是CD4046內部電原理框圖,主要由相位比較Ⅰ、Ⅱ、壓控振蕩器(VCO)、線性放大器、源跟隨器、整形電路等部分構成。比較器Ⅰ采用異或門結構,當兩個輸人端信號Ui、Uo的電平狀態相異時(即一個高電平,一個為低電平),輸出端信號UΨ為高電平;反之,Ui、Uo電平狀態相同時(即兩個均為高,或均為低電平),UΨ輸出為低電平。當Ui、Uo的相位差Δφ在0°-180°范圍內變化時,UΨ的脈沖寬度m亦隨之改變,即占空比亦在改變。從比較器Ⅰ的輸入和輸出信號的波形(如圖4所示)可知,其輸出信號的頻率等于輸入信號頻率的兩倍,并且與兩個輸入信號之間的中心頻率保持90°相移。從圖中還可知,fout不一定是對稱波形。對相位比較器Ⅰ,它要求Ui、Uo的占空比均為50%(即方波),這樣才能使鎖定范圍為最大。

圖4
相位比較器Ⅱ是一個由信號的上升沿控制的數字存儲網絡。它對輸入信號占空比的要求不高,允許輸入非對稱波形,它具有很寬的捕捉頻率范圍,而且不會鎖定在輸入信號的諧波。它提供數字誤差信號和鎖定信號(相位脈沖)兩種輸出,當達到鎖定時,在相位比較器Ⅱ的兩個輸人信號之間保持0°相移。

對相位比較器Ⅱ而言,當14腳的輸入信號比3腳的比較信號頻率低時,輸出為邏輯“0”;反之則輸出邏輯“1”。如果兩信號的頻率相同而相位不同,當輸人信號的相位滯后于比較信號時,相位比較器Ⅱ輸出的為正脈沖,當相位超前時則輸出為負脈沖。在這兩種情況下,從1腳都有與上述正、負脈沖寬度相同的負脈沖產生。從相位比較器Ⅱ輸出的正、負脈沖的寬度均等于兩個輸入脈沖上升沿之間的相位差。而當兩個輸入脈沖的頻率和相位均相同時,相位比較器Ⅱ的輸出為高阻態,則1腳輸出高電平。上述波形如圖5所示。由此可見,從1腳輸出信號是負脈沖還是固定高電平就可以判斷兩個輸入信號的情況了。


圖5
CD4046鎖相環采用的是RC型壓控振蕩器,必須外接電容C1和電阻R1作為充放電元件。當PLL對跟蹤的輸入信號的頻率寬度有要求時還需要外接電阻R2。由于VCO是一個電流控制振蕩器,對定時電容C1的充電電流與從9腳輸入的控制電壓成正比,使VCO的振蕩頻率亦正比于該控制電壓。當VCO控制電壓為0時,其輸出頻率最低;當輸入控制電壓等于電源電壓VDD時,輸出頻率則線性地增大到最高輸出頻率。VCO振蕩頻率的范圍由R1、R2和C1決定。由于它的充電和放電都由同一個電容C1完成,故它的輸出波形是對稱方波。一般規定CD4046的最高頻率為1。2MHz(VDD=15V),若VDD<15V,則fmax要降低一些。
CD4046內部還有線性放大器和整形電路,可將14腳輸入的100mV左右的微弱輸入信號變成方波或脈沖信號送至兩相位比較器。源跟蹤器是增益為1的放大器,VCO的輸出電壓經源跟蹤器至10腳作FM解調用。齊納二極管可單獨使用,其穩壓值為5V,若與TTL電路匹配時,可用作輔助電源。
綜上所述,CD4046工作原理如下:輸入信號 Ui從14腳輸入后,經放大器A1進行放大、整形后加到相位比較器Ⅰ、Ⅱ的輸入端,圖3開關K撥至2腳,則比較器Ⅰ將從3腳輸入的比較信號Uo與輸入信號Ui作相位比較,從相位比較器輸出的誤差電壓UΨ則反映出兩者的相位差。UΨ經R3、R4及C2濾波后得到一控制電壓Ud加至壓控振蕩器VCO的輸入端9腳,調整VCO的振蕩頻率f2,使f2迅速逼近信號頻率f1。VCO的輸出又經除法器再進入相位比較器Ⅰ,繼續與Ui進行相位比較,最后使得f2=f1,兩者的相位差為一定值,實現了相位鎖定。若開關K撥至13腳,則相位比較器Ⅱ工作,過程與上述相同,不再贅述。下面介紹CD4046典型應用電路。

圖6
圖6是用CD4046的VCO組成的方波發生器,當其9腳輸入端固定接電源時,電路即起基本方波振蕩器的作用。振蕩器的充、放電電容C1接在6腳與7腳之間,調節電阻R1阻值即可調整振蕩器振蕩頻率,振蕩方波信號從4腳輸出。按圖示數值,振蕩頻率變化范圍在20Hz至2kHz。
如果由載頻為10kHz組成的調頻信號,用400Hz音頻信號調制,假如調頻信號的總振幅小于400mV時,用CD4046時則應經放大器放大后用交流耦合到鎖相環的14腳輸入端環路的相位比較器采用比較器Ⅰ,因為需要鎖相環系統中的中心頻率f0等于調頻信號的載頻,這樣會引起壓控振蕩器輸出與輸入信號輸入間產生不同的相位差,從而在壓控振蕩器輸入端產生與輸入信號頻率變化相應的電壓變化,這個電壓變化經源跟隨器隔離后在壓控振蕩器的解調輸出端10腳輸出解調信號。當VDD為10V,R1為10kΩ,C1為100pF時,鎖相環路的捕捉范圍為±0.4kHz。解調器輸出幅度取決于源跟隨器外接電阻R3值的大小。

圖8
圖8用CD4046與BCD加法計數器CD4518構成的100倍頻電路。剛開機時,f2可能不等于f1,假定f2

聲明:本文內容及配圖由入駐作者撰寫或者入駐合作網站授權轉載。文章觀點僅代表作者本人,不代表電子發燒友網立場。文章及其配圖僅供工程師學習之用,如有內容侵權或者其他違規問題,請聯系本站處理。 舉報投訴
收藏 人收藏

    評論

    相關推薦

    CD74HC4046頻率的公式是怎樣的,怎么配置?

    CD74HC4046只看到規格書里有幾個圖,其求頻率的公式是怎樣的,怎么配置?
    發表于 11-11 06:43

    請問TI有什么芯片可以做音頻調頻電路的嗎?

    請問TI有什么芯片可以做音頻調頻電路的嗎?請不要推薦CD4046了,因為我用這個芯片測試了很久都沒有結果解調不出來電路,請各位大神如果做過這方面的請指導下,請各位配上可以得出結果的電路圖,謝謝啦
    發表于 11-04 07:16

    CD4046設計了一個頻率跟蹤電路,遇到的幾個疑問求解

    我用CD4046設計了一個頻率跟蹤電路,原理如圖中所示: 有幾個疑問請各位老師幫忙解答下。 1、為什么實際測試的時候,在頻率小于150k的時候,LED點亮也就是1腳為高電平,說明信號已經跟蹤鎖住
    發表于 09-20 07:29

    請問CD4046CD74HC4046的vco的參數一樣嗎?

    CD4046CD74HC4046的vco的參數一樣嗎?
    發表于 09-12 07:16

    CD4046組成的頻率信號跟蹤電路,仿真時發現根本實現不了頻率跟蹤,為什么?

    在網上看到的資料,關于cd4046做信號頻率跟蹤,其原理如圖1中所示。按照該參考用tina仿真時發現根本實現不了頻率跟蹤,而且原圖上好像沒有標注哪個是輸出,正確的電路應該是怎樣的,請各位專家幫忙解答下,謝謝。
    發表于 09-10 06:14

    鎖相環CD4046 VCO電壓受溫度影響較大,為什么?

    如圖所示,可以通過調節R20使TP1點為2.5V,那么此刻鎖相環鎖相,但當周圍溫度會發生變化時,電壓也發生變化,呈現溫度越高電壓變低。而電阻的溫漂較小,可以忽略。還有什么原因會導致這樣的結果。
    發表于 09-05 06:22

    CD74HC4046做出來的電路9.995M的頻率不穩定,是什么原因?

    我10M赫茲經2000分頻產生5K赫茲的信號后用CD74HC4046來對5K赫茲的頻率進行鎖相倍頻產成9.995M赫茲的頻率,我選用的是PC3口來作為相位比較端口濾波電路電阻為6.2M電容100P。而實際做出來的電路9.995M的頻率不穩定。問下大家這是什么原因?謝謝
    發表于 09-02 06:23

    CD4046設計頻率調制信號電路,不接入調制信號時VCO輸出頻率不穩定,無法調整載波頻率在一個固定的值上怎么處理?

    4046設計頻率調制信號電路如下: 不接入調制信號時,VCO輸出頻率不穩定,無法調整載波頻率在一個固定的值上(例如38K),請教一下怎么分析?
    發表于 08-12 08:20

    鎖相環相位噪聲的影響因素

    鎖相環(Phase Locked Loop, PLL)相位噪聲是評估鎖相環性能的重要指標之一,它描述了輸出信號相位的不穩定性。相位噪聲的存在會直接影響系統的性能,如降低信號的信噪比、增加誤碼率、影響雷達系統的目標分辨能力等。以下將詳細分析
    的頭像 發表于 07-30 15:31 ?1154次閱讀

    帶VCO的鎖相環74HC4046A-Q100產品數據表

    電子發燒友網站提供《帶VCO的鎖相環74HC4046A-Q100產品數據表.pdf》資料免費下載
    發表于 02-21 14:09 ?0次下載
    帶VCO的<b class='flag-5'>鎖相環</b>74HC<b class='flag-5'>4046</b>A-Q100產品數據表

    帶VCO的鎖相環74HC4046A; 74HCT4046A產品數據表

    電子發燒友網站提供《帶VCO的鎖相環74HC4046A; 74HCT4046A產品數據表.pdf》資料免費下載
    發表于 02-21 14:08 ?2次下載
    帶VCO的<b class='flag-5'>鎖相環</b>74HC<b class='flag-5'>4046</b>A; 74HCT<b class='flag-5'>4046</b>A產品數據表

    鎖相環到底鎖相還是鎖頻?

    鎖相環到底鎖相還是鎖頻? 鎖相環(PLL)是一種常用的控制系統,主要用于同步時鐘。它通過將被控信號的相位與穩定的參考信號進行比較,并產生相應的控制信號,使被控信號的相位保持與參考信號同步。這種控制
    的頭像 發表于 01-31 15:25 ?1792次閱讀

    鎖相環技術解析(上)

    鎖相環技術解析(上)
    的頭像 發表于 11-29 16:51 ?1125次閱讀
    <b class='flag-5'>鎖相環</b>技術解析(上)

    鎖相環技術解析(下)

    鎖相環技術解析(下)
    的頭像 發表于 11-29 16:39 ?952次閱讀
    <b class='flag-5'>鎖相環</b>技術解析(下)

    鎖相環基本結構及原理

    電子發燒友網站提供《鎖相環基本結構及原理.pdf》資料免費下載
    發表于 11-29 11:23 ?2次下載
    <b class='flag-5'>鎖相環</b>基本結構及原理