精品国产人成在线_亚洲高清无码在线观看_国产在线视频国产永久2021_国产AV综合第一页一个的一区免费影院黑人_最近中文字幕MV高清在线视频

0
  • 聊天消息
  • 系統消息
  • 評論與回復
登錄后你可以
  • 下載海量資料
  • 學習在線課程
  • 觀看技術視頻
  • 寫文章/發帖/加入社區
會員中心
創作中心

完善資料讓更多小伙伴認識你,還能領取20積分哦,立即完善>

3天內不再提示

睿思芯科推出基于RISC-V的64位可編程終端AI芯片

cMdW_icsmart ? 來源:未知 ? 作者:胡薇 ? 2018-11-19 16:52 ? 次閱讀

據36氪報道,前身為硅谷OURS公司的中資RISC-V技術公司睿思芯科已于近期推出基于RISC-V的64位可編程終端AI芯片——Pygmy。

OURS是一家AI芯片公司,創辦于2017年2月,主要開發基于RISC-V技術的SoC,應用于IoT傳感器融合和AI加速領域。

睿思芯科全球首發的此款旗艦產品,是一款基于64位RISC-V指令集的AI芯片,可應用于各種物聯網終端AI inference場景,如智能家居的人機交互、安防監控的人臉識別、無人駕駛的傳感器融合等場景。團隊表示,這款芯片具有高度可編程、低功耗高能效的優點。

睿思芯科表示,“Pygmy芯片基于最先進的RISC-V開源指令集,采用了多核異構架構,基于臺積電28nm工藝;芯片中的CPU架構是睿思芯科基于RISC-V指令集設計而成,并針對多種AI應用進行了優化;芯片中的12個高度可編程AI加速引擎,也是基于睿思芯科自定義開發的RISC-V矢量擴展指令集設計而成;完全采用RISC-V指令架構,能夠令SoC芯片各個功能模塊更好協調,提升性能。”

官方提供的具體性能顯示,第一,Pygmy中的RISC-V CPU具有64位位寬,主頻高達600 MHz,基于RV64G指令集,支持雙精度浮點運算,主控CPU動態功耗僅為10mW;對比ARM的同級別芯片,能耗下降85%,面積減少80%,相當于用一般的32位處理器的面積和功耗就實現了64位處理器的性能。

第二,Pygmy中的12個AI內核均為高度可編程,可以支持各種主流AI算法。各個引擎可以靈活調配,令用戶可以在高性能和低功耗間自由配置。芯片上還搭載了1 MB的SRAM,支持LPDDR4、SPI、UART等數據輸入輸出模式。通過前端/后段的全棧設計,Pygmy實現了energy proportional computing,待機設計功耗不超過1mW。

第三,Pygmy芯片中還支持硬件斷點,可實時讀取關鍵寄存器;睿思芯科在研制Pygmy芯片的同時,還自主開發了完善的編譯器、SDK、工具鏈,基于GCC、LLVM等開源實現。這些工作能夠支撐用戶更好的進行二次開發。

OURS(睿思芯科)CEO 譚章熹告訴36氪,睿思芯科的工程師僅用了創紀錄的7個月時間,就完成了從零開始設計驗證到交付流片的全部研發工作;芯片經過生產封測,回到公司第一天就能加電啟動;此外,OURS已進行了包括基于RISC-V的AI SoC在內的數次成功流片,在國內擁有IP付費用戶,并與國內知名大型企業展開了深度合作。

聲明:本文內容及配圖由入駐作者撰寫或者入駐合作網站授權轉載。文章觀點僅代表作者本人,不代表電子發燒友網立場。文章及其配圖僅供工程師學習之用,如有內容侵權或者其他違規問題,請聯系本站處理。 舉報投訴
  • 處理器
    +關注

    關注

    68

    文章

    19178

    瀏覽量

    229200
  • 編程
    +關注

    關注

    88

    文章

    3596

    瀏覽量

    93610
  • AI芯片
    +關注

    關注

    17

    文章

    1860

    瀏覽量

    34919

原文標題:睿思芯科推基于RISC-V的64位可編程終端AI芯片

文章出處:【微信號:icsmart,微信公眾號:芯智訊】歡迎添加關注!文章轉載請注明出處。

收藏 人收藏

    評論

    相關推薦

    QCC74xM RISC-V 架構可編程連接模組

    QCC74xM 是高通公司推出的首款 RISC-V 架構可編程連接模組。以下是它的一些主要特點和相關信息: 性能與架構 RISC-V 架構優勢:R
    發表于 11-25 11:19

    RISC-V,即將進入應用的爆發期

    RISC-V是一種開放標準指令集架構 (ISA),最初由加州大學伯克利分校的研究人員于2010年開發。業界稱,這種開源特性為芯片設計者提供了極大的靈活性,可以根據具體需求定制AI加速器。 而A
    發表于 10-31 16:06

    國產RISC-V案例分享,基于全志T113-i異構多核平臺!

    。圖5 (2)案例測試參考產品資料,啟動RISC-V核心并加載工程鏡像。RISC-V核心啟動后將自動運行RISC-V程序,RS232 UART2串口終端將會打印如下類似信息,并可看到評
    發表于 10-29 09:47

    國產RISC-V基于全志T113-i異構多核平臺

    信息,并可看到評估底板用戶可編程指示燈每隔0.5s閃爍一次。 圖 6 uart_echo案例演示 (1)案例功能說明 實現RS485 UART1串口的回顯功能。RISC-V核心等待RS485
    發表于 10-10 22:08

    加入甲辰計劃,共推RISC-V生態

    近日,國內領先的數字EDA解決方案提供商(S2C)宣布了一項重要戰略舉措——正式加入甲辰計劃(RISC-V Prosperity 2036),標志著其在推動RISC-V開源架構生
    的頭像 發表于 09-10 16:38 ?394次閱讀

    RISC-V適配OpenHarmony研討會

    8月14日,由RISC-V國際人才培養認證中心主辦的“RISC-V適配OpenHarmony研討會”主題活動在RISC-V開源創新中心舉行。中科廈門數智研究院院長助理贠利君,深圳博
    的頭像 發表于 08-30 13:15 ?236次閱讀
    <b class='flag-5'>RISC-V</b>適配OpenHarmony研討會

    亮相RISC-V中國峰會,展示架構建模與混合仿真驗證方法

    NEWS2024RISC-V中國峰會2024年8月21-23日,亮相第四屆RISC-V中國峰會,與全球RISC-V生態伙伴共同探討了
    的頭像 發表于 08-30 12:44 ?211次閱讀
    <b class='flag-5'>思</b>爾<b class='flag-5'>芯</b>亮相<b class='flag-5'>RISC-V</b>中國峰會,展示架構建模與混合仿真驗證方法

    全球首款8核64RISC-V AI CPU,揭秘進迭時空SpacemiT K1

    電子發燒友網報道(文/吳子鵬)隨著產品性能不斷提升,RISC-VAI加速、邊緣計算、智能終端等領域的應用也開始嶄露頭角。RISC-V+AI是第四屆滴水湖中國
    的頭像 發表于 08-19 15:37 ?1601次閱讀
    全球首款8核<b class='flag-5'>64</b><b class='flag-5'>位</b><b class='flag-5'>RISC-V</b> <b class='flag-5'>AI</b> CPU,揭秘進迭時空SpacemiT K1

    全球首發!openKylin RISC-V 64G鏡像上線,支持中科通量AI PC

    近日,在openKylin社區RV64G SIG的共同努力下,openKylin操作系統已基于64高性能RISC-V CPU成功運行,并順利完成了對中科通量
    的頭像 發表于 08-16 13:07 ?221次閱讀

    risc-v多核芯片AI方面的應用

    RISC-V多核芯片AI方面的應用主要體現在其低功耗、低成本、靈活可擴展以及能夠更好地適應AI算法的不同需求等特點上。 首先,RISC-V
    發表于 04-28 09:20

    解鎖RISC-V技術力量丨曹英杰:RISC-V與大模型探索

    4月12日,第二期“大家來談|解鎖RISC-V技術力量”在上海臨港新片區頂永久會址舉辦,本期沙龍聚焦RISC-V技術,圍繞AI時代的
    的頭像 發表于 04-16 08:16 ?643次閱讀
    解鎖<b class='flag-5'>RISC-V</b>技術力量丨曹英杰:<b class='flag-5'>RISC-V</b>與大模型探索

    fpga和risc-v處理器的區別

    FPGA(現場可編程門陣列)和RISC-V處理器在多個方面存在顯著的區別。
    的頭像 發表于 03-27 14:21 ?1064次閱讀

    亮相第二屆玄鐵RISC-V生態大會

    領先的數字EDA供應商應邀參與此次盛會,并在會場設立展臺,向參會者展示了其針對RISC-V開發的全面數字前端解決方案,為芯片設計領域注入了新的活力。
    的頭像 發表于 03-16 10:11 ?1516次閱讀

    助力RISC-V高效開發!亮相玄鐵RISC-V生態大會

    2024年3月14日,由達摩院主辦的第二屆玄鐵RISC-V生態大會在深圳圓滿舉行。大會以“開放·連接”為主題,聚焦了RISC-V技術在各行業中的商業化成功案例及其最新研發成果。
    的頭像 發表于 03-15 08:22 ?350次閱讀
    助力<b class='flag-5'>RISC-V</b>高效開發!<b class='flag-5'>思</b>爾<b class='flag-5'>芯</b>亮相玄鐵<b class='flag-5'>RISC-V</b>生態大會

    芯片設計公司加入deepin開源社區 共同推進RISC-V生態繁榮

    近日,與deepin(深度)社區簽署了CLA(Contributor License Agreement,貢獻者許可協議),正式宣布加入deepin(深度)社區。 作為一家專注
    的頭像 發表于 12-05 09:30 ?1026次閱讀
    <b class='flag-5'>芯片</b>設計公司<b class='flag-5'>睿</b><b class='flag-5'>思</b><b class='flag-5'>芯</b><b class='flag-5'>科</b>加入deepin開源社區 共同推進<b class='flag-5'>RISC-V</b>生態繁榮