設計低功耗MCU并不容易，也沒有為您的特定嵌入式設計選擇合適的MCU。許多特定于應用的注意事項都會起到作用，這使得比較MCU規(guī)格表具有挑戰(zhàn)性。本文分析了在分析競爭性MCU替代品的電源效率時應考慮的關鍵因素。節(jié)約能源有利于環(huán)境，更容易在錢包上使用。提高能效的無數(shù)好處已被充分證明：降低消費者的電費，降低公用事業(yè)的負擔，降低電子產(chǎn)品的擁有成本，減少垃圾填埋場丟棄的廢舊電池。

隨著電子設備的使用滲透幾乎我們生活的每個方面，降低功耗必須從半導體層面開始。在芯片級設計的節(jié)能技術具有深遠的影響。對于作為當今大多數(shù)電子設備背后的智能引擎的微控制器（MCU）而言尤其如此。從系統(tǒng)架構的角度來看，確定哪些MCU真正“低功耗”的挑戰(zhàn)需要設計人員瀏覽各種半導體供應商提出的無數(shù)要求。由于供應商使用的指標不同（通常是令人困惑的），這不是一項簡單的任務。

讓我們仔細研究在分析競爭性MCU備選方案的功效時應考慮的關鍵因素。

在基本級別，MCU功耗可以定義為以下總和：

總功耗=活動模式功率+待機（休眠）模式功率

但是，要記住的另一個重要指標是MCU從待機狀態(tài)轉換到活動狀態(tài)所需的時間。由于MCU在所有數(shù)字和模擬組件完全穩(wěn)定且可操作之前無法進行任何有用的處理，因此在計算總功耗時添加此（浪費）功率非常重要：

總功耗=活動模式功率+待機（睡眠）模式電源+喚醒功率

圖1.

由于每個應用程序都不同，系統(tǒng)設計人員傾向于比其他應用程序更重視這些元素。例如，某些應用，例如水表，大部分時間都處于待機狀態(tài)，因此很明顯，它們的長占空比需要非常低的待機功耗。其他應用程序（如數(shù)據(jù)記錄器）經(jīng)常進入和退出活動狀態(tài)，因此限制喚醒轉換模式所花費的時間至關重要。然而，開發(fā)引人注目的MCU解決方案的供應商不會試圖猜測這些指標中哪一個是最重要的，而是將從頭開始設計一個解決方案，專注于最小化該等式的每個部分。要實現(xiàn)這一目標，需要強大的混合信號專業(yè)知識，以解決在模擬和數(shù)字域中最小化功耗所必需的架構級和電路級挑戰(zhàn)。對這些變量進行簡短討論將有助于突出系統(tǒng)設計人員在嘗試為其應用選擇最佳MCU解決方案時需要注意的問題類型。

Active Mode Current

對于CMOS邏輯門，動態(tài)功耗可以使用以下眾所周知的公式重寫：

有源模式功率= C x V2 xf

其中C是負載電容，V是電源電壓，f是開關頻率。 BR》電容項是所用設計和處理技術的函數(shù)，頻率項是應用程序處理要求的函數(shù)。但是，如前面的等式所示，電源電壓對MCU消耗的總功率有不成比例的影響。因此，通過向MCU電路提供低得多的穩(wěn)定電源電壓，為MCU設計增加電壓調節(jié)可以顯著節(jié)省功耗模式。開關型轉換器可能是一種可能的解決方案，但它們最適合需要大電壓轉換比的穩(wěn)壓器環(huán)境。但是，對于平均電壓轉換率較?。姵貕勖Y束時接近1：1）的電池類應用，更好的解決方案是添加片上低壓差（LDO）線性穩(wěn)壓器因為它可以提供可接受的效率，而且復雜性和成本低于開關解決方案。為了說明使用LDO穩(wěn)壓器的好處，重新闡述CMOS動態(tài)功率公式是有幫助的：

有源模式功率= C x V2 xf

= V x（C x V xf）

= V x I，其中動態(tài)電流I = C x V xf

通常將動態(tài)電流歸一化為1MHz的頻率和特定的電源電壓。例如，最近推出的一款超低功耗MCU在1.8 V時的動態(tài)電流消耗為每MHz160μA。如果沒有電源調節(jié)，該指標將增加到（160）x（3.2/1.8）=284μA/MHz時電源電壓為3.2 V.使用LDO時，電池電流將在整個電源范圍內(nèi)保持固定為每MHz160μA。

可以看出，這種先進的電源架構可用于維持恒定的有功電流完整的工作電壓范圍，可以幫助系統(tǒng)設計人員大幅節(jié)省功耗。因此，從系統(tǒng)設計人員的角度來看，確定在整個工作電壓范圍內(nèi)工作時的MCU電流消耗非常重要 - 而不僅僅是MCU供應商通常引用的1.8 V最低工作條件。引用一個過于樂觀的電流數(shù)字，假設任何低于典型的電壓供應，并不能準確反映應用在現(xiàn)實世界中的使用方式。例如，在2 x AA/AAA和紐扣電池應用中，電池最常接近3 V初始電壓工作，因此引用的1.8 V規(guī)格可能是欺騙性的，因為從這個角度來看，大多數(shù)MCU都會消耗掉功耗比通常引用的功率多50％。

圖2.

此外，由于功耗與開關頻率成正比，因此系統(tǒng)設計人員必須將引用的電流數(shù)歸一化到電流/MHz。通過結合這兩個因素，可以根據(jù)以下指標對MCU進行并排比較：

電流消耗/MHz @ 3 V

當真正有意義的值是指令時鐘速度時，一些供應商會試圖通過將“MHz”等同于系統(tǒng)時鐘速度來混淆問題。這是欺騙性的，因為系統(tǒng)時鐘速度可以以其實際指令速度的兩倍（或更多）運行，從而使其有效功耗加倍（或更多）。因此，確保所有內(nèi)容都符合指令時鐘速度是很重要的。通過這樣做，并通過使用典型的電源電壓，可以正確地推導出實際的有源模式電流消耗預算。

待機（休眠）電流

實現(xiàn)最大能效（和電池壽命）轉化為確保每個MCU任務在盡可能短的時間內(nèi)以最小可能電壓消耗最小可能電流，以便器件將大部分時間用于非常低功耗的睡眠模式。在一些應用中，睡眠模式電流是對整體能量消耗負有最大責任的參數(shù)。然而，經(jīng)常被忽視的是MCU可實現(xiàn)的絕對最小睡眠電流主要受其漏電流的限制。例如，輸入泄漏電流規(guī)格為100 nA的20輸入設備在睡眠模式下可能消耗高達2μA的功率。

泄漏電流受多種因素的影響，但最重要的因素是使用的基礎流程技術。在某些情況下，供應商會選擇使用0.25或0.35微米工藝技術來降低由泄漏引起的睡眠電流，但這種選擇是以更高的有功電流為代價的。在其他情況下，MCU供應商選擇使用0.18微米或更小的工藝技術來降低有源模式電流，但這是以更高漏電流為代價的。圍繞這一難題的獨特解決方案是應用混合信號專業(yè)知識來實施先進的電源管理單元（PMU），專門用于限制泄漏并實現(xiàn)超低睡眠電流，無論使用何種基礎工藝技術。使用0.25微米或更小的工藝技術，最小化睡眠模式電流需要削減數(shù)字核心的功率。在睡眠模式下工作的模塊，如電源管理電路，I/O焊盤單元和RTC，必須使用未調節(jié)的電源工作，以避免在LDO中燒毀額外的電流。切斷數(shù)字核心邏輯的電源也可以防止其斷態(tài)泄漏對睡眠模式電流產(chǎn)生影響;但是，MCU必須在休眠模式下保留RAM內(nèi)容和所有寄存器的狀態(tài)，以便代碼執(zhí)行可以從中斷處繼續(xù)。這種保存可以通過一些非常低電流，睡眠模式，鎖存偏置方案或通過使用特殊的保持鎖存器來執(zhí)行，該保持鎖存器可以將狀態(tài)保持在睡眠模式而沒有顯著的泄漏。 MCU還需要某種形式的連續(xù)電源電壓監(jiān)控（即“掉電檢測”），以便在電源電壓低于最小保持電壓的情況下復位器件，這可能會破壞狀態(tài)。

從系統(tǒng)設計人員的角度來看因此，重要的是要檢查潛在的漏電流規(guī)范，以確定哪些MCU供應商已經(jīng)應用其混合信號專業(yè)知識來解決這一復雜問題。設計人員還應該考慮大多數(shù)供應商提供許多不同的待機電流選項的事實。大多數(shù)供應商將突出顯示其絕對最低睡眠模式電流，這通常對應于實時時鐘消耗的電流和禁用掉電檢測器。一些供應商會更進一步，并引用關閉模式電流，該電流不會保留存儲器并需要復位才能喚醒，這通常不是一個非常實用的模式。因此，由于大多數(shù)應用程序都需要完整的RAM和寄存器保留，因此系統(tǒng)設計人員必須根據(jù)以下指標進行并排比較：

待機/睡眠模式電流與實時時鐘和掉電禁用（具有RAM保持）

待機/睡眠模式電流，實時時鐘禁用和掉電啟用

待機/睡眠模式電流與實時時鐘然后，系統(tǒng)設計人員可以根據(jù)應用程序的占空比計算總體待機模式功率預算時使用正確的值。

喚醒能量

如前所述，在使用睡眠模式的系統(tǒng)中，可能會浪費大量功率來喚醒MCU并準備采集或處理數(shù)據(jù)。實際上，在某些應用中，MCU在退出待機狀態(tài)時通常會使用與設備完全處理數(shù)據(jù)時一樣多的能量。因此，設計一個MCU以在極短的時間內(nèi)喚醒和穩(wěn)定非常重要，以便最大限度地減少在能量浪費狀態(tài)下花費的時間。

MCU應該能夠退出睡眠模式來自外部觸發(fā)事件或內(nèi)部計時器。最靈活的周期性喚醒源是一個實時時鐘，能夠從外部晶體振蕩器（用于需要精確定時的應用）或低頻內(nèi)部振蕩器運行，無需在低精度應用中使用晶體。避免使用慢啟動晶體振蕩器作為高速系統(tǒng)時鐘;一個準確的，快速啟動的片上振蕩器是更好的選擇。

此外，由于許多產(chǎn)品定期喚醒以使用片上ADC對輸入進行采樣，因此為數(shù)字電路提供足夠的時間非常重要喚醒和模擬電路穩(wěn)定開始進行有效測量。模擬模塊的啟動行為會對在活動模式下花費的時間量產(chǎn)生重大影響;使用外部去耦電容的穩(wěn)壓器或基準電壓源可能需要幾毫秒才能穩(wěn)定下來。有時，MCU供應商只會引用數(shù)字電路的喚醒時間，而忽略了模擬電路穩(wěn)定所需的時間。因此，系統(tǒng)設計人員必須分析數(shù)字和模擬電路的整體喚醒和建立時間，以分析這種浪費能源的真實成本。

其他注意事項

當然還有其他注意事項進一步降低系統(tǒng)功耗的方法。例如，通常使用2 x AA/AAA電池配置，因為MCU通常通常可以在低至1.8 V的電壓下運行，有時只能降低功能（無ADC;降低指令時鐘速度）。降低功耗（和環(huán)境影響）的創(chuàng)新方法是將設計轉換為單個電池配置，其中電池可以一直運行直至其使用壽命（0.9 V）。為實現(xiàn)這一目標，MCU必須集成高度優(yōu)化的DC-DC轉換器，該轉換器可以在電池的最低可用電壓下工作，在堿性化學情況下為0.9 V.這種方法還可以節(jié)省供應商和/或降低功耗的另一種方法是使用高度集成的MCU，包括ADC，DAC和其他外設，因為MCU可以根據(jù)應用的需要控制啟用和禁用這些外設。例如，某些MCU提供具有突發(fā)模式的專用低功耗ADC，可在CPU關閉時進行模擬測量，以進一步降低功耗。