ADSP-21csp01是新推出的ADI系列16位定點數字信號處理器的第一個成員，專為快速有效地處理多個信號而設計，并有效地處理以高速寫入的編譯代碼等級語言。其核心設計允許在C中編寫和調試更多軟件，簡化了定點DSP應用的開發，加快了產品和系統設計人員的產品上市時間。同步語音數據調制解調器，蜂窩基站和計算機電話系統等應用受益于DSP吞吐量的提高，芯片數量的減少以及更快的上市時間。

其新設計的架構（圖1） ）包括由大量通用數據寄存器支持的算術部分;數據地址生成部分，由兩個地址生成器組成;以及由64字指令緩存支持的程序定序器。該核心由一個充足的20千字節片上SRAM增強，配置為4 K×24程序存儲器RAM和4 K×16數據存儲器RAM，一個16位DMA（直接存儲器訪問）端口，兩個串行端口DMA和啟動控制器。這些特性與ADSP-21csp01和24位地址總線的50 MIPS（每秒百萬條指令）性能相結合，可提供同時處理多個信號所需的處理能力和I / O帶寬。

< img src>

并發信號處理

不可避免的趨勢是推動信號處理系統實現更小尺寸，更低成本，更低功耗和更高性能 - 并且它們正在顯著影響DSP架構的方向。新的高性能處理器必須能夠執行以前需要多個處理器的任務（圖2）。

更重要的是，新興的應用程序，如同時處理調制解調器/傳真信號以及語音信號的語音數據調制解調器，要求DSP處理并發信號。

<為實現這一目標，DSP必須能夠處理大型程序和數據存儲空間，其大小足以存儲應用程序所需的所有算法的程序指令和數據。 DSP還必須具有足夠的速度和效率來執行多種算法并實時執行應用程序的多項任務。此外，為了適應應用中使用的多個信號，DSP還必須具有多個I / O端口，以及DMA通道，以便在不中斷處理器的情況下將數據流入和流出DSP的內部存儲器（圖3）。

一個強大的解決方案是ADSP-21csp01并發信號處理器。憑借其50-MIPS指令速率，高度并行指令集，可在單個周期內執行多項操作（550 MOPS），24位地址可訪問多達16 M字的指令和數據，高I / O帶寬和DMA通道 - 它可以容納來自編解碼器（或多個編解碼器）的多個信號，并且可以實時處理多個任務。

架構細節

ADSP-21csp01的運算部分包括一個16位算術/邏輯單元（ALU）和一個16×16位乘法器/累加器（MAC），雙40位累加器和桶形移位器。單周期非流水線運算單元彼此獨立運行，并具有多精度運算的條件。 21csp內核共有96個片內寄存器，包括64個尋址寄存器和32個算術寄存器，包括兩組乘法結果寄存器。兩組數據寄存器為算術單元提供數據操作數并存儲算術結果。任何數據寄存器都可用于向任何算術單元提供數據操作數。這種高度的靈活性簡化了編程，并提高了使用高級語言實現的系統的效率。主存儲區和副存儲區中數據寄存器的排列簡化了任務切換，因為在寄存器組之間切換只需一個周期。

ADSP-21csp01的地址發生器允許訪問數據使用地址（I）寄存器和 modify （M）寄存器或立即修改值進行間接尋址。這些寄存器中的16組布置在主庫和副庫中。可以在更新前和更新后模式中（即，在地址被輸出到地址總線之前和之后）執行地址的更新。零開銷循環指令可以嵌套多達五個級別，可以生成快速，高效和緊密編碼的循環。

為了支持循環緩沖區的自動維護（絕對最少的指令），地址生成器也可以使用一組長度（L）寄存器和 base （B）寄存器。可以維護多達16個循環緩沖區（8個帶有主寄存器，8個帶有輔助寄存器） - 在每個存儲器位置都有一個起始地址。同時維護多個循環緩沖區的能力是同時處理多個信號的關鍵優勢，因為與每個信號相關聯的數據集需要駐留在其自己的緩沖區中。此外，處理單個信號的算法可能需要幾個循環緩沖區。當要處理并發信號時，此要求會成倍增加。使用專用于每個循環緩沖區的地址生成器，不需要額外的處理時間來將指針值交換進地址寄存器。

程序定序器與64字指令高速緩存一起使用，以維持三總線性能，以獲取指令和兩個數據值。高速緩存是選擇性的：只緩存其提取與程序存儲器數據訪問沖突的指令。這允許全速執行核心循環操作，例如數字濾波器乘法累加和FFT蝶形處理。

實時有效處理多個信號的另一個重要方面是中斷延遲。 ADSP-21csp01可在最短的時間內響應外部和內部中斷。這是一個非常重要的因素，因為對外部信號的響應時間對于實時性能至關重要。

統一存儲空間

改進的哈佛架構是DSP的關鍵特性，允許在一個周期中獲取兩個數據字以及下一條指令。這種三總線性能使DSP與其他微處理器和RISC處理器區別開來。傳統上，DSP存儲器已配置為兩個獨立的空間，以支持哈佛架構。這兩個存儲器部分提供雙操作數提取所需的效率，但代價是靈活性。例如，DSP可能具有總共8K字的存儲器，其被布置為兩個單獨的4-K字塊。但是，特定應用程序可能需要總共8個K字 - 部署為6-K字程序部分和2-K字數據部分。 DSP的內存空間有足夠的總內存，但不是所需的配置。結果是需要外部存儲器來彌補差異。

ADSP-21csp01通過在統一的非專用地址空間中提供內存來消除此問題。該存儲器是多端口，以便在一個周期內提供兩個數據操作數 - 具有最佳的靈活性。存儲器的任何部分都可用于程序指令或存儲在程序存儲器或數據存儲器中的數據。此內存配置還提供了高級語言（如C編譯器）所需的額外靈活性。

開發工具

ADSP-21csp01的架構創新伴隨著新的進步在開發工具中。在Windows 95下運行的集成開發環境（IDE）允許定義一個項目，其中組裝，鏈接和項目構建只需一步即可完成。環境菜單允許用戶指定匯編程序和鏈接程序選項，以消除較舊的命令行使用開關。 IDE會記住用戶首選項和設置，以及構成項目的文件的所有名稱。初始IDE設置后，可以快速執行代碼生成和調試。

ADSP-21csp01 EZ- ICE（在線仿真器，具有易于使用的Microsoft Windows界面）允許通過JTAG串行邊界掃描接口非侵入式訪問內部處理器寄存器。 EZ-ICE由PC插件卡和小型連接探頭組成，支持全速運行，最多30個軟件斷點，9個硬件中斷范圍，單步執行，寄存器修改和讀取，以及程序和數據存儲器上傳/下載。

ADSP-21csp01 EZ-LAB是一款PC插件開發系統，包括一個帶模擬前端卡連接器的ADSP-21csp01。 EZ-LAB板也可以在獨立模式下運行，從板載EPROM啟動。軟件包含在程序調試中。

高級語言編程

由于要求系統制造商更快地將產品推向市場，設計人員必須采用保持產品的方法。設計周期盡可能短。此外，算法和標準正在以越來越快的速度發生變化。通過使代碼在不同平臺之間更易于移植，可以簡化代碼創建和保留現有代碼的開發方法為系統設計人員提供了關鍵的好處。高級語言（如ANSI C）可以為大量且越來越多的熟練C程序員提供這種級別的簡化代碼生成和可傳輸性。

ADSP-21csp01具有新的DSP內核，其中包括有效實現C編譯器的關鍵架構特性。程序定序器支持PC相對跳轉和調用。 PC相關功能簡化了可重定位代碼。大量寄存器和使用單個寄存器來存儲在不同算術運算中使用的變量的靈活性提高了計算效率并確保了編譯代碼的最佳數據流。 C編譯器不需要生成其他指令，以便將值保存到寄存器或從寄存器恢復值。地址生成器架構提供有效堆棧維護所需的功能。 C編譯器可以操作幀指針并生成鏈表更少的指令。

總體而言，ADSP-21csp01的架構特性允許C編譯器生成的代碼比早期的ADI公司ADSP-21xx系列高出三到五倍。

ADSP-21csp01的存放采用160引腳PQFP封裝，將于1996年中期投入生產。樣品和開發工具的測試版將于春末上市。