基于Xilinx ? Zynq SoC和ADI V波段芯片組的完整60 GHz雙向數據通信方案為小型蜂窩回程市場提供了性能和靈活性。

世界蜂窩網絡對數據的需求不斷增長，運營商正在尋找到2030年將容量增加5000倍的方法。 1 要實現這一目標，需要將通道性能提高5倍，20 ×分配頻譜的增加，以及蜂窩站點數量增加50倍。

許多這些新小區將被放置在大多數流量來源的室內，而光纖是匯集流量的首選回到網絡。但是有許多戶外場所無法使用光纖或連接太昂貴，對于這些情況，無線回程是最可行的替代方案。

5 GHz的免許可頻譜可用且不需要線路視線（LOS）路徑。但是，帶寬有限，并且由于流量大和天線模式寬，幾乎可以保證該頻譜的其他用戶的干擾。

60 GHz的通信鏈路正在成為提供這些回程鏈路的主要競爭者。成千上萬的室外電池將滿足容量需求。該頻譜也是未經許可的，但與6 GHz以下的頻率不同，它包含高達9 GHz的可用帶寬。此外，高頻率允許非常窄且聚焦的天線方向圖，這些天線方向圖有些抗干擾，但需要LOS路徑。

基于FPGA和基于SoC的調制解調器越來越多地用于各種無線回程解決方案，因為使用它們的平臺可以模塊化和定制，從而降低OEM的總體擁有成本。對于這些鏈路的無線電部分，收發器已集成到基于硅的IC中，并封裝在低成本的表面貼裝部件中。

商用部件可用于構建完整的60 GHz雙向數據通信圖1中的解決方案舉例說明了該鏈路。該設計由Xilinx和Hittite Microwave（現為ADI公司的一部分）開發，包括Xilinx調制解調器和ADI公司的毫米波無線電。此鏈接符合小型蜂窩回程市場的性能和靈活性要求。

如圖1所示，創建此鏈路需要兩個節點。每個節點包含一個發送器（帶調制器）及其相關的模擬發送器鏈，以及一個接收器（帶解調器）及其相關的模擬接收器鏈。

調制解調器卡與模擬和分立器件集成在一起。它包含數字實現的振蕩器，以確保頻率合成的準確性，所有數字功能都在FPGA或片上系統（SoC）中執行。該單載波調制解調器內核支持從QPSK到256 QAM的調制，信道帶寬高達500 MHz，數據速率高達3.5 Gbps。調制解調器還支持頻分雙工（FDD）和時分雙工（TDD）傳輸方案。強大的調制解調器設計技術降低了本地振蕩器的相位噪聲影響。包括強大的低密度奇偶校驗（LDPC）編碼，以提高性能和鏈路預算。

毫米波調制解調器

毫米波調制解調器使基礎設施供應商能夠開發靈活，成本優化的，可定制的無線回程網絡鏈接。它完全自適應，功耗低，占地面積小，可用于部署室內和全室外點對點鏈路以及點對多點微波鏈路。該解決方案使運營商能夠構建可擴展的現場可升級系統。

圖2進一步詳細說明了在基于SoC的解決方案中實現的數字調制解調器。除了可編程邏輯（PL）之外，該平臺的可擴展處理系統（PS）還包含雙ARM ? Cortex ? -A9內核，集成內存控制器和用于外設的多標準I / O 。

該SoC平臺用于執行各種數據和控制功能并啟用硬件加速。圖2顯示了帶有PHY，控制器，系統接口和數據包處理器的集成毫米波調制解調器。但是，根據所需的體系結構，您可以插入，更新或刪除不同的模塊。例如，您可以選擇實施XPIC組合器，以便可以將交叉極化模式的調制解調器與另一個調制解調器一起使用。該解決方案在PL中實現，其中SERDES和I / O用于各種數據路徑接口，例如調制解調器和分組處理器之間的接口，分組處理器和存儲器，或者間接器或DAC / ADC。

< p>調制解調器IP的一些其他重要特性包括通過自適應編碼和調制（ACM）實現自動無中斷和無差錯狀態切換，以保持鏈路正常運行;自適應數字閉環預失真（DPD），提高射頻功率放大器的效率和線性度;同步以太網（SyncE）保持時鐘同步和Reed-Solomon或LDPC前向糾錯（FEC）。 FEC的選擇基于設計要求。 LDPC FEC是無線回程應用的默認選擇，而Reed-Solomon FEC是低延遲應用（如前傳）的首選。

LDPC實現經過高度優化，利用FPGA并行性進行編碼器和解碼器的計算。結果是顯著的SNR增益。您可以通過改變LDPC內核的迭代次數來應用不同級別的并行性，從而優化解碼器的大小和功率。您還可以根據通道帶寬和吞吐量限制對設計進行建模。

此調制解調器解決方案還帶有用于顯示和調試的圖形用戶界面（GUI），并且具有高級功能，如通道帶寬或調制選擇，以及低級功能，例如硬件寄存器的設置。為實現圖1所示解決方案的3.5 Gbps吞吐量，調制解調器IP以440 MHz的時鐘速率運行。它使用五個千兆位收發器（GT）作為連接接口，以支持ADC和DAC，以及一些GT用于10 GbE有效載荷或CPRI接口。

毫米波收發器芯片組

ADI公司針對小型蜂窩回程應用優化了該設計中使用的第二代硅鍺（SiGe）60 GHz芯片組。發射器芯片是一個完整的模擬基帶到毫米波上變頻器。改進的頻率合成器以250 MHz的步長覆蓋57 GHz至66 GHz，具有低相位噪聲，可支持高達至少64 QAM的調制。輸出功率已增加至約16 dBm線性功率，而集成功率檢測器監控輸出功率，因此不超過規定限值。

發射器芯片提供IF的模擬控制或數字控制射頻增益。當使用更高階調制時有時需要模擬增益控制，因為離散增益變化可能被誤認為是幅度調制，從而導致誤碼。內置SPI接口支持數字增益控制。

對于在窄通道中需要更高階調制的應用，可以將具有更低相位噪聲的外部PLL / VCO注入發送器，繞過內部合成器。

圖3顯示了發送器芯片的框圖，該芯片支持高達1.8 GHz的帶寬。 MSK調制器選項可實現高達1.8 Gbps的低成本數據傳輸，而無需昂貴且耗電的DAC。

此設備的補充是一個接收器芯片，同樣經過優化以滿足苛刻的要求小型小區回程應用。接收器的輸入P1dB顯著增加到-20 dBm，IIP3顯著增加到-9 dBm，以處理短距離鏈路，其中碟形天線的高增益導致接收器輸入端的高信號電平。

其他主要功能包括在最大增益設置下的低6 dB噪聲系數;可調低通基帶濾波器和高通基帶濾波器;與發射機芯片相同的新型合成器，支持57 GHz至66 GHz頻段的64 QAM調制，以及IF和RF增益的模擬或數字控制。

接收機芯片的框圖如圖4所示。注意，接收器還包含AM檢測器，用于解調幅度調制，例如開/關鍵控（OOK）。此外，FM鑒別器解調簡單的FM或MSK調制。這是用于恢復QPSK的正交基帶輸出和更復雜的QAM調制的I / Q解調器的補充。

發射器和接收器均為4 mm×6 mm BGA風格，晶圓級封裝。這些表面貼裝部件可以實現回程應用的低成本無線電板制造。

圖5顯示了一個示例毫米波調制解調器和無線電系統的框圖。除了FPGA，調制解調器軟件和毫米波芯片組一樣，該設計還包含許多其他組件。它們包括雙通道，12位，1 GSPS ADC，四通道16位，高達2.8 GSPS TxDAC，以及超低抖動時鐘合成器，支持ADC和DAC IC上采用的JESD204B串行數據接口。

演示平臺

圖6中所示的平臺由Xilinx和ADI公司聯合創建，用于演示目的。該實現包括Xilinx開發板上基于FPGA的調制解調器，行業標準FMC板，包含ADC，DAC，時鐘芯片和兩個無線電模塊評估板。

演示平臺包括一臺用于調制解調器控制和可視顯示的筆記本電腦以及一個可變RF衰減器，用于復制典型毫米波鏈路的路徑損耗。開發板上的FPGA執行WBM256調制解調器固件IP。開發板上的行業標準FMC夾層連接器用于連接基帶和毫米波無線電板。

毫米波模塊卡在基帶板上。這些模塊具有用于60 GHz接口的MMPX連接器以及用于可選使用外部本地振蕩器的SMA連接器。

該平臺包含演示點對點回程連接所需的所有硬件和軟件。頻分雙工連接的每個方向在250 MHz信道中高達1.1 Gbps。

模塊化和可定制

由于FPGA具有高度模塊化和可定制性，因此FPGA在使用時可降低成本為無線回程應用構建平臺。在為小型蜂窩回程市場選擇毫米波調制解調器解決方案的商用部件時，請選擇高能效的FPGA / SoC和高性能寬帶IP內核。在為寬帶通信和交換功能選擇GT時，高速也是需要考慮的因素。尋找可擴展以支持多種產品變化的解決方案，從在相同硬件平臺上以幾百兆比特每秒運行到3.5 Gbps的低端小型蜂窩回程產品。

對于無線電部分，采用表面貼裝部件封裝的收發器IC將降低制造成本。市場上的部件將滿足小型蜂窩部署的無線回程需求的功率，尺寸，靈活性和功能要求。另外還有高性能數據轉換器和時鐘管理IC，可用于完成無線回程鏈路。