本研討會分為兩部分,討論如何針對設計選擇合適的差分ADC驅動器,這是第一部分。在第一部分中,我們討論驅動ADC的基本知識,包括以下主題:數據采樣系統的誤差(例如失真和噪聲)、有效位數(ENOB)、差分信號定義和優勢、ADC驅動器架構。
聲明:本文內容及配圖由入駐作者撰寫或者入駐合作網站授權轉載。文章觀點僅代表作者本人,不代表電子發燒友網立場。文章及其配圖僅供工程師學習之用,如有內容侵權或者其他違規問題,請聯系本站處理。
舉報投訴
-
驅動器
+關注
關注
51文章
7998瀏覽量
145025 -
噪聲
+關注
關注
13文章
1099瀏覽量
47281 -
adc
+關注
關注
97文章
6300瀏覽量
542459
發布評論請先 登錄
相關推薦
CDCVF111 1:9差分LVPECL時鐘驅動器數據表
電子發燒友網站提供《CDCVF111 1:9差分LVPECL時鐘驅動器數據表.pdf》資料免費下載
發表于 08-21 09:13
?0次下載
ADS921x具有全差分ADC輸入驅動器的雙路同步采樣18位10MSPS SAR ADC數據表
電子發燒友網站提供《ADS921x具有全差分ADC輸入驅動器的雙路同步采樣18位10MSPS SAR ADC數據表.pdf》資料免費下載
發表于 07-12 09:27
?0次下載
求助,為什么要在ADC的輸入前端放置ADC驅動器呢?
我看到很多信號鏈的Demo原理圖里面都在對輸入的模擬信號進行調理后,先是經過ADC驅動器再輸入到ADC的差分輸入端口。我想請問一下為什么要加
發表于 05-28 06:31
差分ADC驅動器一般都會說適用于“幾位”的采集系統,這個“幾位”是怎么得到的?
看ADI的差分ADC驅動器,一般都會說適用于“幾位”的采集系統,這個“幾位”是怎么得到的?
假如要選擇一個24位Δ-Σ
發表于 11-27 08:05
請問差放與adc之間的驅動電路怎么設計?
您好:我想讓ada4932-1單端轉差分交流耦合方式驅動ltc2159i,我中頻輸入信號最高頻率為2mhz,信號幅度為1vpp,擬采樣率設為10mhz,請問差放與
發表于 11-15 06:29
評論