本視頻說明如何設置AD9467評估板。AD9467是一款16位、200 MSPS/250 MSPS ADC(模數(shù)轉(zhuǎn)換器)。
聲明:本文內(nèi)容及配圖由入駐作者撰寫或者入駐合作網(wǎng)站授權(quán)轉(zhuǎn)載。文章觀點僅代表作者本人,不代表電子發(fā)燒友網(wǎng)立場。文章及其配圖僅供工程師學習之用,如有內(nèi)容侵權(quán)或者其他違規(guī)問題,請聯(lián)系本站處理。
舉報投訴
-
ADI
+關(guān)注
關(guān)注
144文章
45812瀏覽量
248881 -
模數(shù)轉(zhuǎn)換器
+關(guān)注
關(guān)注
26文章
3144瀏覽量
126747 -
評估板
+關(guān)注
關(guān)注
1文章
510瀏覽量
29288
發(fā)布評論請先 登錄
相關(guān)推薦
為什么tas5715評估板與電腦連接正常,GDE軟件也設置好,功放板沒有音頻輸出?
為什么tas5715評估板與電腦連接正常,GDE軟件也設置好,功放板沒有音頻輸出?
發(fā)表于 10-25 06:37
常見的電子元器件評估板的作用
電子元器件評估板(Evaluation Board)是用來評估和測試特定電子元器件(例如傳感器、芯片、模塊等)的功能和性能的工具。評估板通常
3562-評估板測試手冊
ARMCortex-A53 + 單核ARMCortex-M0國產(chǎn)工業(yè)評估板,主頻高達2.0GHz。評估板由核心板和
發(fā)表于 07-17 10:59
新品 | 用于2kV碳化硅MOSFET模塊的數(shù)字驅(qū)動評估板
新品用于2kV碳化硅MOSFET模塊的數(shù)字驅(qū)動評估板評估板EVAL-FFXMR20KM1HDR可以幫助客戶快速啟動基于2kV碳化硅MOSFET樣機的特性測試。
四層板如何設置板層
四層板是一種常用于電子產(chǎn)品中的印制電路板(PCB),具有四個層次或?qū)用?。在設計四層板時,需要合理設置板層,以優(yōu)化電路性能和信號傳輸。本文將詳細介紹四層
AD9467評估板和HSC_ADC_EVALC評估板測試中,上位機和實際波形的頻率幅值相差很大是怎么回事?
AD9467評估板和HSC_ADC_EVALC評估板測試中,發(fā)現(xiàn)上位機和實際波形的頻率幅值相差很大,各位這是怎么回事啊。
大家?guī)蛶兔Γ?/div>
發(fā)表于 12-20 06:56
用AD7746評估板測量一些極板對的電容,怎樣在評估板上位機的user unit里設置減去干擾?
您好,我想用AD7746評估板測量一些極板對的電容,它們的電容大概1-2個pf,但干擾和噪聲加起來大概12pf,我該怎樣在評估板上位機的user unit里
發(fā)表于 12-14 07:15
AD9467輸出電平標準為LVDS,是否支持連接FPGA BANK1.8V?
我已經(jīng)看過AD9467的評估板在ZEDboard和KC705的引腳約束為\"LVDS_25\",對應FPGA的BANK VCCO供電2.5V,但是現(xiàn)在我的項目中FPGA BANK 的VCCO供電是1.8V,我對其做引腳約束為\"
發(fā)表于 12-11 06:36
想用AD9467進行射頻信號的欠采樣處理,如何設計前端的調(diào)理電路來保證其抗混疊和阻抗匹配呢?
我想用AD9467進行射頻信號的欠采樣處理,如何設計前端的調(diào)理電路來保證其抗混疊和阻抗匹配呢?前端射頻信號是500MHz±5MHz的信號,經(jīng)過500±6MHz的帶通濾波器和射頻放大器對信號進行濾波
發(fā)表于 12-11 06:14
AD9467采集信號的雜散如何消除?
各位大牛,請教一下。我現(xiàn)在用AD9467-250,采樣時鐘用AD9517-3出的200MHz,采集70M、0dBm單音信號。頻譜上出現(xiàn)較多的雜散。ADC前端電路按照AD9467手冊推薦的設計。ADC
發(fā)表于 12-08 06:52
如何提高AD9467信噪比?
目前測試情況為用AD9467采樣,中頻為10Mhz(13dbm),采樣時鐘為200Mhz,此時的snr約為70dbc,而當中頻為250Mhz的時候,SNR約為53dbc,配置都是默認值,請問是什么原因呢?
發(fā)表于 12-07 06:44
AD9467寄存器36和107中的buffer current應該設置為多少能夠達到最佳性能?
關(guān)于AD9467的使用中,輸入信號的頻率為450MHz,采樣頻率為120MHz
請問,寄存器36和107中的buffer current應該設置為多少能夠達到最佳性能。
手冊中只是寫了大于250M時設置為210%,而這兩個寄存器
發(fā)表于 12-06 07:00
AD9467芯片的時鐘輸入的端接100歐電阻是放在交流耦合電容前還是交流放耦合電容之后?
您好!
一般而言,差分時鐘的終端匹配電阻(一般是100歐)是放在交流耦合電容之后,但是我看AD9467芯片手冊的上的應用圖上確實是,把100歐端接匹配電阻放在交流耦合電容之前,請問這個是為什么,放在交流耦合電容之后不行嗎,請問這個從理論上有詳細的分析和介紹嗎,謝謝!a
發(fā)表于 12-04 06:51
AD9467采樣率大于90MSPS時,采集到的波形數(shù)據(jù)有很多毛刺怎么解決?
芯片AD9467,通過修改0x17地址內(nèi)寄存器值,調(diào)整ADC芯片內(nèi)部DCO輸出延時。經(jīng)過測試,ADC采樣率在60MSPS~90MSPS時,采集到的波形數(shù)據(jù)正常。但當采樣率大于90MSPS時,采集到
發(fā)表于 12-01 07:23
評論