調用timequest工具對工程時序進行分析
TimeQuest Timing Analyzer是一個功能強大的，ASIC-style的時序分析工具。采用工業標準--SDC(synopsys design contraints)--的約束、分析和報告方法來驗證你的設計是否滿足時序設計的要求。
聲明：本文內容及配圖由入駐作者撰寫或者入駐合作網站授權轉載。文章觀點僅代表作者本人，不代表電子發燒友網立場。文章及其配圖僅供工程師學習之用，如有內容侵權或者其他違規問題，請聯系本站處理。
舉報投訴
-
asic
+關注
關注
34文章
1194瀏覽量
120331 -
工具
+關注
關注
4文章
308瀏覽量
27737 -
TimeQuest
+關注
關注
0文章
11瀏覽量
11365
發布評論請先 登錄
相關推薦
傳統時序分析器TAN到基于SDC的Timequest時序分析器轉換教程
1.Convert a design from using the Classic timing analyzer to using the TimeQuest timing
發表于 02-03 10:55
基于Astro工具的ASIC時序分析
挑戰。本文主要介紹了邏輯設計中值得注意的重要時序問題，以及如何克服這些問題。最后介紹了利用Astro工具進行時序分析的方法。關鍵詞：ASIC；同步數字電路；
發表于 11-09 19:04
ETD第14期：SDR源同步接口時序約束方法
。本次沙龍主要介紹怎樣通過Quartus? II軟件中的TimeQuest時序分析器來約束并分析單倍數據速率源同步接口。會議焦點 1、源同步接口相對于公共時鐘系統接口有何優點？ 2
發表于 12-31 14:21
TimeQuest新手入門
筆者常常在思考，雖說TimeQuest是一個分析物理時序是否合格的數學工具，但是TimeQuest真正意義上是在針對什么？這是一個很有趣的問
發表于 08-02 07:35
如何使用TimeQuest
用Altera的話來說，TimeQuest Timing Analyzer是一個功能強大的，ASIC-style的時序分析工具。采用工業標準--SDC（synopsys design
靜態時序分析：如何編寫有效地時序約束（一）
的活！）。無需用向量（激勵）去激活某個路徑，分析工具會對所有的時序路徑進行錯誤分析，能處理百萬門級的設計，
正點原子FPGA靜態時序分析與時序約束教程
靜態時序分析是檢查芯片時序特性的一種方法，可以用來檢查信號在芯片中的傳播是否符合時序約束的要求。相比于動態時序
發表于 11-11 08:00
?62次下載
工商網監
評論