Verilog HDL語言不僅定義了語法,而且對每個語法結構都定義了清晰的模擬、仿真語義。因此,用這種語言編寫的模型能夠使用Verilog仿真器進行驗證。語言從C編程語言中繼承了多種操作符和結構。Verilog HDL提供了擴展的建模能力,其中許多擴展最初很難理解。但是,Verilog HDL語言的核心子集非常易于學習和使用,這對大多數建模應用來說已經足夠。當然,完整的硬件描述語言足以對從最復雜的芯片到完整的電子系統進行描述。
聲明:本文內容及配圖由入駐作者撰寫或者入駐合作網站授權轉載。文章觀點僅代表作者本人,不代表電子發燒友網立場。文章及其配圖僅供工程師學習之用,如有內容侵權或者其他違規問題,請聯系本站處理。
舉報投訴
-
FPGA
+關注
關注
1626文章
21669瀏覽量
601869 -
仿真器
+關注
關注
14文章
1016瀏覽量
83644 -
Verilog
+關注
關注
28文章
1344瀏覽量
109986
發布評論請先 登錄
相關推薦
【正點原子FPGA連載】第十二章 動態數碼管顯示實驗
`1)實驗平臺:正點原子開拓者FPGA開發板2)平臺購買地址:https://item.taobao.com/item.htm?id=5797492098202)全套實驗源碼+手冊+
發表于 06-15 22:54
分享正點原子FPGA開發板全套資料
本帖最后由 100dongdong 于 2020-5-16 23:48 編輯
正點原子FPGA開拓者開發板,Intel(Altera) FPG
發表于 05-16 23:35
正點原子開拓者FPGA開發板資料連載第二十三章RGBTFT-LCD字符顯示
1)實驗平臺:正點原子開拓者FPGA 開發板2)摘自《開拓者FPGA開發指南》關注官方微信號公眾
發表于 08-08 11:03
正點開拓者FPGA開發板使用問題
求問各位大佬,剛剛入門正點開拓者FPGA開發板,用板載pcf8591采集信號發生器單一頻率正弦波,再用ip核做fft,結果和matlab上fft不一樣,請問是怎么回事呢?
發表于 01-04 09:34
正點原子開拓者FPGA視頻:Verilog基礎語法
Verilog HDL是一種硬件描述語言,用于從算法級、門級到開關級的多種抽象設計層次的數字系統建模。被建模的數字系統對象的復雜性可以介于簡單的門和完整的電子數字系統之間。數字系統能夠按層次描述,并可在相同描述中顯式地進行時序建模。
評論