之前使用過cadence畫過幾塊板子，一直沒有做過整理。每次畫圖遇到問題時(shí)，都查閱操作方法。現(xiàn)在整理一下cadence使用經(jīng)歷，將遇到問題寫出來，避免重復(fù)犯錯。

使用軟件版本號：Cadence 16.6

一、SCH原理圖設(shè)計(jì)

1.1原理圖設(shè)計(jì)

1.2標(biāo)注、DRC電氣規(guī)則檢測

1.3網(wǎng)絡(luò)表netlist生成 （設(shè)置元件封裝）

二、PCB繪制

2.1零件庫開發(fā)

零件庫開發(fā)包括：1、創(chuàng)建焊盤 2、創(chuàng)建零件封裝

2.1.1 pad結(jié)構(gòu)和零件文件類型

在Allegro系統(tǒng)中，建立一個(gè)零件（Symbol）之前，必須先建立零件的管腳（Pin）。元件封裝大體上分兩種，表貼和直插。針對不同的封裝，需要制作不同的Padstack。首先介紹Pad焊盤的結(jié)構(gòu)，詳見下圖:

pad焊盤結(jié)構(gòu)

1. Regular Pad，規(guī)則焊盤。

●Circle 圓型

●Square 正方型

●Oblong 拉長圓型

●Rectangle 矩型

●Octagon 八邊型

●Shape形狀（可以是任意形狀）。

2. Thermal relief，熱風(fēng)焊盤。

●Null（沒有）

●Circle 圓型

●Square 方型

●Oblong 拉長圓型

●Rectangle 矩型

●Octagon 八邊型

●flash形狀（可以是任意形狀）。

3. Anti pad，隔離PAD。

起一個(gè)絕緣的作用，使焊盤和該層銅之間形成一個(gè)電氣隔離，同時(shí)在電路板中證明一下焊盤所占的電氣空間。

●Null（沒有）

●Circle 圓型

●Square 方型

●Oblong 拉長圓型

●Rectangle 矩型

●Octagon 八邊型

●Shape形狀（可以是任意形狀）。

4. SOLDERMASK：阻焊層，作用：為了避免相鄰銅箔導(dǎo)線短路和減緩銅箔氧化，在PCB板覆蓋綠油解決問題。如果將綠油覆蓋待焊盤上，則焊盤無法焊接。所以提出阻焊層概念，即在覆蓋綠油位置 為焊盤開個(gè)窗口，使綠油不覆蓋窗口（該窗口的大小必須大于焊盤尺寸）?？梢岳斫獬扇プ韬笇樱词褂媚＞呱暇G油時(shí)，將焊盤位置遮擋，其他位置上綠油）

(1)負(fù)片時(shí)，Allegro使用Thermal Relief和Anti-Pad；(VCC和GND層)

(2)正片時(shí)，Allegro使用Regular Pad。（信號層）

負(fù)片的Thermal Relief 負(fù)片的Anti-Pad 正片的Regular Pad

5. PASTEMASK：膠貼或鋼網(wǎng)。應(yīng)用：是機(jī)器貼片時(shí)要用的，是對應(yīng)所有貼片元件的焊盤的，大小與toplayer/bottomlayer層一樣，是用來開鋼網(wǎng)漏錫用（即上焊錫膏）的。

6. FILMMASK：預(yù)留層，用于添加用戶需要添加的相應(yīng)信息，根據(jù)需要使用。

零件文件類型說明：

后綴名“.pad” 的文件：焊盤文件

后綴名".psm"的文件：零件的封裝數(shù)據(jù)

后綴名“.fsm”的文件：Flash焊盤文件，應(yīng)用電路板的內(nèi)層的電源和GND作為負(fù)片。

后綴名“.dra"的文件：繪圖文件，可以直接用Allegro PCB Editor打開。

后綴名“.ssm”的文件：自定義焊盤圖形數(shù)據(jù)文件

2.1.2 焊盤制作

目前焊盤制作方法由allegro的Pad_Designer或第三方軟件FPM (Allegro封裝生成器0.08的功能)生成焊盤。下面兩種方式介紹焊盤制作，以c155h50m165通孔焊盤為例說明。

第一種方法：使用 Pad Design 制作焊盤, 打開Pad_Designer軟件，詳見下圖

Padstacks中

1）Type主要有三種：

Through：穿孔，一般用于非表面貼元件的穿孔管腳或Via（過孔）。

Blind/Buried：盲孔和埋孔，分別指頂層和底層都看不到的內(nèi)部孔，和只有頂層或底層能看到而另一層是不可見的孔。他們也是用于制作Via。

Sigle layer：單層，用于制作表面貼元件件的管腳。

注：在candence 16.6版本中，不可以手動設(shè)置。Type類型根據(jù)你設(shè)計(jì)的Pad定義（即Layers中設(shè)置）。如果是貫穿就會顯示through，表面型就是single。

2）Units是尺寸的單位，一般選擇Mils或Millimeter（公制：毫米），根據(jù)方便選擇。換算關(guān)系：100mil =2.54 mm 1mil=0.00254mm

3）Multiple Drill:設(shè)置鉆孔數(shù)量等

4）Drill/Slot hole：鉆孔信息，選擇類型（Hole Type）、是否Plate和鉆孔尺寸等。

5）Drill/Slot symbol：鉆孔符號，在PCB制作時(shí)會顯示出來，可以用來標(biāo)識不同的鉆孔。這里就是選擇一下形狀和大小尺寸。

在Layers標(biāo)簽下：

配置焊盤在各層的形狀和尺寸。對于表面貼元件，一般勾選SingleLayer Mode，只配置單層信息。

Layer有很多層：

? BEGIN LAYER ：定義焊盤在PCB板中的起始層，一般指TOP層。

? DEFAULT INTERNAL ：定義焊盤在PCB板中處于頂層和底層之間的各層（可能是電源層、地層、信號層）。

? END LAYER：定義焊盤在PCB板中的結(jié)束層，一般指Bottom層。

? SOLDERMASK_TOP和SOLDERMASK_BOTTOM分別表示頂層阻焊層和底層阻焊層。

? PASTEMASK_TOP和PASTEMASK_BOTTOM分別表示頂層助焊層和底層助焊層。

注： 焊盤參數(shù)設(shè)定的推薦值

1、過孔徑與正規(guī)焊盤的外徑關(guān)系：焊盤的外徑 = 過孔徑 +0.6mm

2、熱風(fēng)焊盤與正規(guī)焊盤的外徑關(guān)系：熱風(fēng)焊盤的外徑=正規(guī)焊盤外徑 + 0.5mm；熱風(fēng)焊盤的內(nèi)徑= 正規(guī)焊盤外徑；

開口寬度= 0.4mm（經(jīng)驗(yàn)值）

還有一種理解：開口寬度=DRILL SIZE × Sin30° ，同時(shí)開口寬度，則要根據(jù)圓周率計(jì)算一下，保證連接處的寬度不小于10mil（0.254mm），例如過孔徑0.9mm，則開口寬度= 0.9mm x 0.5 =0.45mm

3、隔離焊盤與正規(guī)焊盤的外徑關(guān)系：隔離焊盤的外徑=正規(guī)焊盤外徑 + 0.5mm

3、阻焊層外徑與正規(guī)焊盤的外徑關(guān)系：阻焊層外徑 =正規(guī)焊盤外徑 + 0.1mm

4、加焊層外徑與焊盤的外徑關(guān)系：加焊層外徑 =正規(guī)焊盤外徑

flash焊盤制作（以f155_215_40為例說明）

NO1、在PCBEdior下，運(yùn)行File|new 進(jìn)入下面界面

NO2、配置坐標(biāo)、網(wǎng)格等環(huán)境

NO3、設(shè)置焊盤，即Add|flash

NO4、點(diǎn)擊File|save，保存。

第二種方法：使用第三方軟件FPM

2.1.3 pad命名規(guī)則

1、Pad焊盤命名規(guī)則

圓形焊盤：c焊盤外徑h過孔徑m阻焊層圓形外徑，

例如：c300h140m310表示 焊盤外徑:3.00mm,過孔徑:1.40mm,阻焊層外徑：3.10mm

注：過孔焊盤 應(yīng)用零件封裝中機(jī)械定位孔（不需要電氣連接），例如c0h300表示焊盤0mm，過孔3.00mm

正方形焊盤：s焊盤外徑h過孔徑m阻焊層正方形長度，

例如：s300h140m310表示 正方形焊盤長度:3.00mm,過孔徑：1.40mm，阻焊層正方形長度：3.10mm

正方形焊盤：r焊盤長度_寬度m阻焊層長度_寬度

例如：r130_85m140_95表示正方形焊盤長度1.30mm 寬度0.85mm，阻焊層長度1.40mm 寬度0.95mm

2、Flash焊盤命名規(guī)則

Flash焊盤：f內(nèi)徑_外徑_開口

例如：f185_225_40表示flash焊盤內(nèi)徑1.85mm 外徑2.25mm，開口寬度0.4mm

3、VIA過孔命名規(guī)則

VIA過孔：v焊盤外徑h過孔徑

例如：v75h40 表示焊盤外徑0.75mm，過孔徑0.4mm，阻焊層0mm（即使用阻焊油堵孔）

2.1.4 零件封裝制作

個(gè)人經(jīng)驗(yàn)：通過變換網(wǎng)格間距和中心原點(diǎn)，來快速制作零件封裝。

2.2 PCB板基本信息設(shè)置

PCB板子尺寸、層疊結(jié)構(gòu)、布線區(qū)域。繪制板子outline外框、Rout keepout禁止布線區(qū)、定位孔并標(biāo)注尺寸。

第一步：創(chuàng)建后綴名 ".brd"的PCB文件。

第二步：設(shè)置工作區(qū)尺寸，設(shè)置如下圖（注意：建議使用公制Millimeter）

工作尺寸設(shè)置

第三步：繪制板子outline外框和倒角

使用Add | Line、Add | rectangle或Steup |outline| board outline命令繪制電路板的外框線。

具體步驟：

1）根據(jù)需要繪制外框設(shè)置 網(wǎng)格間距。例如PCB外框是120x200，則網(wǎng)格設(shè)置 X= 120 Y=200

2）選擇Add | line命令，激活右側(cè) Options 選項(xiàng)卡中 Active Class and Subclass下拉列表選擇 Board Geometry和 Outline選項(xiàng)，表示添加線屬于電路板外框。

3)根據(jù)網(wǎng)格間距 畫外框

4）外框倒角方式有兩種：1、45度倒角（Chamfer選項(xiàng)）2、圓弧倒角（Fillet選項(xiàng)）

●選擇Manufacture | draftl Fillet命令

●1.在右側(cè)控制板中Radius修改成；2.表示倒角圓弧半徑約為2mm

●分別單擊需要 矩形外框的兩邊，即可倒角。

注：如使用Add | rectangle，則不支持上述倒角操作。Add | Line支持上述倒角操作。

第四步：添加定位孔和光學(xué)定位孔

具體步驟如下：

1）根據(jù)定位孔位置，設(shè)置網(wǎng)格間距。

2）Place|Manually命令，彈出Placement窗口

3）打開Advanced Setting選項(xiàng)卡，選擇LIbrary復(fù)選框（設(shè)置顯示 lib庫元件）

4）打開Placement List選項(xiàng)卡，選擇 Mechanical Symbols下拉邊框選擇 定位孔，然后點(diǎn)擊Hide放置定位孔。具體詳見下圖。

第五步：設(shè)置禁止布線區(qū)和禁止元件放置區(qū)。

為了避免焊接或安裝過程中傷及板上的走線，所以電路板的走線與板邊有一定距離（建議：3mm）。設(shè)置Route Keep out禁止布線區(qū)和 Package keepout，具體步驟：

方法一、單擊Shape add Rect 命令，激活右側(cè) Options 選項(xiàng)卡中 Active Class and Subclass下拉列表選擇 Rout Keepout選項(xiàng)（具體詳見下面）。

激活后，繪制Route Keep out。

方法二、（使用畫線）：選擇Setup | Areas | Route Keepout，然后繪制Route Keep out 即可。

第六步：設(shè)置層疊結(jié)構(gòu)。

在設(shè)計(jì)多層PCB電路板之前，設(shè)計(jì)者需要首先根據(jù)電路的規(guī)模、電路板的尺寸和電磁兼容（EMC）的要求來確定所采用的電路板結(jié)構(gòu)，也就是決定采用4層，6層，還是更多層數(shù)的電路板。確定層數(shù)之后，再確定內(nèi)電層的放置位置以及如何在這些層上分布不同的信號。這就是多層PCB層疊結(jié)構(gòu)的選擇問題。層疊結(jié)構(gòu)是影響PCB板EMC性能的一個(gè)重要因素，也是抑制電磁干擾的一個(gè)重要手段。本節(jié)將介紹多層PCB板層疊結(jié)構(gòu)的相關(guān)內(nèi)容。

1、使用多層板好處：

1）利用內(nèi)電層的大銅膜來為信號層提供屏蔽。同時(shí)高速信號可以走中間信號層 ，通過相鄰兩個(gè)內(nèi)電層的銅膜可以為高速信號傳輸提供電磁屏蔽，同時(shí)也能有效地將高速信號的輻射限制在兩個(gè)內(nèi)電層之間，不對外造成干擾。

2）多個(gè)接地的內(nèi)電層可以有效地降低接地阻抗。例如，A信號層和B信號層采用各自單獨(dú)的地平面，可以有效地降低共模干擾。

3）降低布線難度

2、Layer Type層的類型

Conductor 信號層的類型

Dielectric 電介質(zhì)，一般選用FR-4

Plane 地層和電源層的類型，一般應(yīng)用內(nèi)電層

DRC as Photo File Type

Positive 正片

Negative 負(fù)片

(Positive )正片：簡單地說就是，在底片上看到什么就有什么。

(Negative)負(fù)片：正好相反，看到的就是沒有的，看不到的就是有的。

下面通過4層板的例子來說明如何優(yōu)選各種層疊結(jié)構(gòu)的排列組合方式。常用的4層板來說，有以下幾種層疊方式（從頂層到底層）：

顯然，方案3電源層和地層缺乏有效的耦合，不應(yīng)該被采用。

那么方案1和方案2應(yīng)該如何進(jìn)行選擇呢？

一般情況下，設(shè)計(jì)人員都會選擇方案1作為4層板的結(jié)構(gòu)。選擇的原因并非方案2不可被采用，而是一般的PCB板都只在頂層放置元器件，所以采用方案1較為妥當(dāng)。但是當(dāng)在頂層和底層都需要放置元器件，而且內(nèi)部電源層和地層之間的介質(zhì)厚度較大，耦合不佳時(shí)，就需要考慮哪一層布置的信號線較少。對于方案1而言，底層的信號線較少，可以采用大面積的銅膜來與POWER層耦合；反之，如果元器件主要布置在底層，則應(yīng)該選用方案2來制板。

如果采用如圖11-1所示的層疊結(jié)構(gòu)，那么電源層和地線層本身就已經(jīng)耦合，考慮對稱性的要求，一般采用方案1。

3、設(shè)置層疊步驟及方法

選擇Steup | Cross-section命令或

1）進(jìn)入Layout Cross Section窗口，添加層操作如下

2) 設(shè)置每層名字 TOP、GND、POWER、BOTTOM

3）設(shè)置層類型，總共有Conductor 信號層、Dielectric 電介質(zhì)層、Plane地層和電源層。

4）設(shè)置每層厚度，主要是外層厚度（信號層）、內(nèi)層厚度和電介質(zhì)層厚度。1oZ=35um，線寬1mm，可以通過2A電流。

注意：設(shè)置完每層厚度后，觀察PCB總體厚度。

5）Artwork光繪文件是否負(fù)片輸出，一般內(nèi)電層使用負(fù)片輸出，減少數(shù)據(jù)文件大小。上述5步設(shè)置，詳見下圖：

2.3導(dǎo)入netlist網(wǎng)表

在PCBEdior下，操作File | Import | logic進(jìn)入下面界面：

在導(dǎo)入路徑中選擇 原理圖中生成netlist后，單擊“ Import Cadence”導(dǎo)入網(wǎng)表。根據(jù)導(dǎo)入提供信息，判斷導(dǎo)入是否成功。

2.4設(shè)置約束規(guī)則

約束規(guī)則作用：allegro設(shè)計(jì)軟件優(yōu)勢是高速信號PCB設(shè)計(jì)，而高速信號需要 考慮信號完整性（信號需要等長）、差分信號等。

當(dāng)約束設(shè)置完成后，PCB工具會自動根據(jù)定義的約束對設(shè)計(jì)進(jìn)行檢查，不合符約束的地方會用DRC Markers 標(biāo)記出來。

操作步驟：

●選擇“Setup-> Constraints->Constraint Manager”，啟動約束管理器

●Allegro中規(guī)則分為兩類：DefaultConstraint和Special Constraint。用戶既可以修改默認(rèn)規(guī)則，還可以創(chuàng)建新規(guī)則

●約束設(shè)置方法：1 確定約束類型 2 創(chuàng)建或修改約束設(shè)置 3 分配約束

在PCB 設(shè)計(jì)中，設(shè)計(jì)規(guī)則主要包括：Electrical時(shí)序規(guī)則、物理規(guī)則、間距規(guī)則、相同網(wǎng)絡(luò)名間距規(guī)則、properrties性能規(guī)則共4個(gè)部分。下面重點(diǎn)介紹以下3個(gè)規(guī)則設(shè)置。

2.4.1 Physical物理規(guī)則條件設(shè)置

點(diǎn)選Physical Constraint Set 即可出現(xiàn)Default 的Physical 相關(guān)設(shè)定值，如Line Width線寬、Neck width..、過孔等（對于BGA封裝元件，需要使用Region區(qū)域約束規(guī)則設(shè)置）。 Physical物理規(guī)則可以使用Defaul約束t規(guī)則，也可以新建約束規(guī)則。

1）設(shè)置Default約束規(guī)則：

2）新建約束規(guī)則方法：以新建電源 PWR為例說明

3）設(shè)置約束參數(shù)：設(shè)置線寬、過孔等

線寬：一般設(shè)置Line Wdith min、Neck min Width

過孔：物理規(guī)則設(shè)置里面有一欄是Vias，點(diǎn)擊即可設(shè)置，如下圖所示

4）分配約束：

對于一般net線寬，使用默認(rèn)DEFAULT線寬；而有特殊要求線寬單獨(dú)設(shè)置。例如：電源相關(guān)net，先建立一個(gè)CLS_POWER的類，然后將所有電源相關(guān)net添加進(jìn)去，一起設(shè)置線寬約束。

區(qū)域約束規(guī)則：這里不詳述，具體參見詹書庭 的<< Allegro16.6 約束規(guī)則設(shè)置詳解.pdf>>

2.4.2 Spacing間距規(guī)則條件設(shè)置

1、設(shè)置間距值約束規(guī)則

進(jìn)入約束管理器，單擊 Spacing，再點(diǎn)擊AllLayers，如下圖所示。右邊有一個(gè)DEFAULT 就是默認(rèn)規(guī)則，我們可以修改其值。也支持定義特殊間距約束，點(diǎn)選Default按鼠標(biāo)右鍵，執(zhí)行Create-Spacing CSet。

間距推薦值：待完善

1）line to line：根據(jù)3W原則，走線之間的間距不應(yīng)小于兩倍走線寬度。對于特殊的信號，如時(shí)鐘走線，應(yīng)適當(dāng)增加走線的間距，至少為走線寬度的兩倍，如果可以最好用地線隔離。

2）line to hole：可參考line to line原則

2）line to shape：可參考line to line原則

4）shape to shape：這個(gè)間距需要考慮兩個(gè)shape之間電壓差。電壓差低于24V,不低于0.5mm即可。具體《距離及相關(guān)安全要求》

2、對net設(shè)置間距約束

一般間距使用默認(rèn)DEFAULT。對間距有特殊要求，建立新的間距規(guī)則，然后對其net分配該規(guī)則。詳見下面電源間距約束設(shè)置。

2.4.3 Electrical電氣規(guī)則條件設(shè)置

Electrical電氣規(guī)則主要關(guān)注：差分信號約束規(guī)則、等長約束規(guī)則。下面以差分和等長為例說明：

2.4.3.1差分信號約束規(guī)則

先說差分線相關(guān)參數(shù)

1、 Coupled Tolerance:兩條差分線間距的誤差值

2、 Min Line Spacing: 兩條差分線 的最小間距

3、 Primay Gap: 兩條差分線優(yōu)先線間距（邊到邊間距）。

4、 Primary Width ：差分線優(yōu)先線寬

5、 Line Width：差分線的線寬（在Physical Constraint Set 設(shè)置）

6、 Neck Gap ：差分對Neck模式下的線間距（邊到邊間距），用于差分對走線在布線密集區(qū)域時(shí)切換到Neck值。

7、 Neck Width：差分對Neck模式下的線寬，用于差分對走線在布線密集區(qū)域時(shí)切換到Neck值。

8、 Dynamic Phase:動態(tài)相位檢查

9、 Static Phase Tolerance 這個(gè)約束設(shè)置了兩根差分線之間線長差值，單位是mil或ns

10、Uncoupled length：該約束限制了差分對的一對網(wǎng)絡(luò)之間的 不匹配長度。

設(shè)置步驟如下：

1、建立差分規(guī)則并設(shè)置參數(shù)：打開約束管理器，定位到Routing | Differential Pair 下，如下圖所示。

參數(shù)設(shè)置

2、建立差分對。以USB為例，選擇中CN_USB1_DM和CN_USB1_DP，右擊 Creat --->DifferentialPair

3、分配約束規(guī)

4、打開差分對檢查。執(zhí)行 Analyze-Analysis Modes，詳見下圖：

Analyze分析差分線

2.4.3.2等長約束規(guī)則

高速布線中等長設(shè)置是經(jīng)常使用的約束規(guī)則,在Allegro中等長設(shè)置使用相對延時(shí)約束規(guī)則。在實(shí)際使用過程遇到：同一個(gè)Net（直接連接的）和 不同Net（XNet）情況。

參考：Allegro_xnet_setup.pdf和于博士《Cadence入門手冊》等。在這之前首先介紹一下一個(gè)新個(gè)概念Xnet,見下圖:

我們把連續(xù)的幾段由被動元件(如電阻,電容或電感)連接的net合稱為一段Xnet.。Allegro中有兩個(gè)常用的走線長度設(shè)置

,PROPAGATION_DELAY, RELATIVE_ PROPAGATION_DELAY 都只能針對同一Net設(shè)置。

Xnet應(yīng)用實(shí)例：

現(xiàn)在要求U1 到U2 的走線Net*A + Net*B等長, 誤差為+/-20Mil,最簡單的方式就是分別設(shè)置Net*A等長和Net*B等長,誤差各為+/-10Mil, 這樣是可以達(dá)到要求,不過會加大Layout工程師繞線的難度,因?yàn)榭赡躈et*A部分空間比較大有足夠的繞線空間,而Net*B部分沒有空間繞線,所以就比較難達(dá)到要求.如果一種設(shè)置能把Net*A與Net*B相加,然后再做等長比對,這樣就可以解決問題了,好的就是Allegro都早為這些問題考慮過了,只要把Net*A與Net*B設(shè)置為一個(gè)Xnet問題就解決一半了.

1、 同Net等長設(shè)置

下面以LCD板實(shí)例說明一下，原理圖如下：

原理圖1

原理圖2

LCD接口數(shù)據(jù)線、信號線需等長，即原理圖J1同U3的CN_LCD_B[0:7]、LCD_B[0:7]、LCD_B[0:7]、CN_LCD_VS、CN_LCD_HS、CN_LCD_PCLK、CN_LCD_DE等長。

第一步：設(shè)置引腳對(pin pair)。在約束管理器Electrical|Net |Routing|Relative Propagation Dleay界面下操作：

依次設(shè)置所有需要等長引腳，即LCD_DATA[28] 總線上引腳。

第二步：創(chuàng)建match group。將所有設(shè)置等長的網(wǎng)絡(luò)創(chuàng)建好的管腳對后，選中管腳對，右鍵選擇create-match group。

第三步：設(shè)置等長相關(guān)參數(shù)。主要設(shè)置參數(shù)如下圖所示。

1）使能等長線的分析

2）設(shè)置等長基準(zhǔn)線和+/-誤差。下面以設(shè)置CN_LCD_DE為基準(zhǔn)線，正負(fù)誤差：0-1.5mm

參數(shù)說明：

1、Scope選擇Global。Scope:可以選擇Local和global。Local意為僅比較同一Net或XNet內(nèi)的管腳對，Global意為比較同一Match Group內(nèi)的所有管腳對。一般選擇Global即可。

2、Pin delay：大多是在pin之間的延時(shí)不一致時(shí)，需要做一個(gè)補(bǔ)償，那就需要設(shè)置pin delay，指的是IC包裝內(nèi)部的長度。需要在菜單Analyze -> Analysis Modes填入->Options.勾Analyze選PinDelay開啟此功能。打開后，在計(jì)算線長時(shí)就會包括這段線長。另外pin delay下的Z Axis Delay指的是計(jì)算線長時(shí)是否考慮Via的長度，設(shè)置好了疊層參數(shù)后就會加上via的長度。

一般Pin delay 忽略不計(jì)。

3、 Delta：tolerance：這項(xiàng)控制了match group內(nèi)的線長差。單位有三種：ns，mil，%；單位%指以目標(biāo)線的N%為公差。對已經(jīng)走好的線，以最長值為目標(biāo)線。

1)Delta指的是基準(zhǔn)線比目標(biāo)線長還是短，長則寫入+delta值，短則寫入-delta值，和目標(biāo)線一樣長則寫入0，計(jì)算公差時(shí)的基準(zhǔn)線便是目標(biāo)線長加上delta值的結(jié)果。一般等長設(shè)置中，Delta為0。

對不滿足約束的走線，顯示“ED”錯誤，如圖所示。

2)Tolerance值為于基準(zhǔn)線的誤差，是+/-誤差。如果寫50mil其實(shí)為+50/-50mil誤差，實(shí)際為100mil的誤差。一般設(shè)置等長時(shí)Delta為0，有特殊需要時(shí)可以考慮設(shè)置delta值。

注：如何修改等長線束中 基準(zhǔn)線？？？方法如下：

2、設(shè)置Xnet與Xnet等長.

2.5布局、布線、鋪銅

2.5.1 布局

1、手工擺件：選擇Plalce | Manually命令，彈出Placement窗口

2、擺放零件的相關(guān)操作

移動零件：選擇Edit |Move命令，可在Allegro的右下角Cmd中看到move狀態(tài)，即可移動零件。打開右側(cè)控制面板Find選項(xiàng)，選擇合適項(xiàng)。

旋轉(zhuǎn)零件：首先零件處于move狀態(tài)，右鍵選擇Rotate。

鏡像擺放零件：首先零件處于move狀態(tài)，右鍵選擇Mirror。

3、使用原理圖交互式擺放零件

操作步驟：

1）打開原理圖和PCB工程。

2）在原理圖中選擇Option | Preferences命令，彈出Preferences窗口。

3）打開Miscellaneous選項(xiàng)卡，選擇InterTool Communication選項(xiàng)組中Enable InterTool Communication復(fù)選框。

4）單擊OK按鈕，激活Orcad Capture CIS和 Allegro PCB Editor之間的通信程序。

5）在Allegro PCB Editor窗口中選擇 Place | Manully命令，彈出Placement窗口。

6）點(diǎn)擊原理圖元件，此時(shí)元件的封裝出現(xiàn)在 Allegro PCB Editor工作區(qū)。

2.5.2 布線

1、布線準(zhǔn)備

1）使用不同顏色顯示多個(gè)網(wǎng)絡(luò)：選擇Dispaly |Assign color命令，選擇右側(cè)面板 Option中分配顏色。

2）設(shè)置布線柵格點(diǎn)：選擇Setup | Grids命令，彈出柵格窗口。

2、手工布線

控制面板說明：選擇Route | Connect, Allegro PCB Edito進(jìn)入add connect命令狀態(tài)，單擊右側(cè)option，詳見下圖：

參數(shù)說明：

1）line lock下拉列表框：選擇走線改變方向時(shí)，所用的轉(zhuǎn)角型和角度。

●line：轉(zhuǎn)角處使用直線段

●arc：轉(zhuǎn)角處使用圓弧

●off：走線使用任意方向

●45：轉(zhuǎn)角方向?yàn)?5度斜線

●90：轉(zhuǎn)角方向?yàn)?0度斜線

2）Miter下拉l列表框“：當(dāng)line lock選擇45時(shí)，用于設(shè)置 轉(zhuǎn)角處小斜角的尺寸。

3）Line width:顯示當(dāng)前線寬，可以輸入修改。

4）Bobble下拉列表框：選擇操作，走線遇到障礙（過孔和焊盤）時(shí)，其中包括以下四項(xiàng)：

●off：關(guān)閉Bobble方式，該方式走線完成忽略障礙物的存在，直接從障礙物穿過，必然導(dǎo)致DRC錯誤。

●Hug only：遇到障礙物時(shí)采取抱緊障礙物的方式， 與障礙物的間距采用Spacing規(guī)則中設(shè)置的間距值。

●Hug preferred：優(yōu)先選擇抱緊，如果沒有空間走線，則采用推擠方式。

●Shove Preferred：優(yōu)先選擇推擠，如果無法推擠，則采用抱緊方式。

5）Shove Via下拉表框：

3、群組布線

4、差分布線

5、蛇形走線

6、修線

2.5.3鋪銅

1、內(nèi)電層鋪銅

2、外層鋪銅

3、編輯shape邊界

4、指定網(wǎng)絡(luò)

5、手工挖銅void

6、刪除孤島

7、鋪靜態(tài)銅皮

8、合并銅皮

9、分割內(nèi)電層

2.6設(shè)計(jì)完善

設(shè)計(jì)完善包括：

1）添加測試點(diǎn)

2）添加局部光學(xué)定位點(diǎn)

3）重新編號發(fā)標(biāo)回原理圖

4）設(shè)計(jì)規(guī)則檢查（DRC和Unconneted pin檢測等）

5）絲印信息處理：1、調(diào)整元件絲印信息方向和大小 2、添加板子型號MD、編號SN、時(shí)間等 絲印信息

2.7生成鉆孔文件

2.7.1 設(shè)置鉆孔參數(shù)

使用NC Parameters設(shè)置生成鉆孔文件的坐標(biāo)格式、單位、參數(shù)位置和名稱參數(shù)等。具體設(shè)置如下圖2.7.1：

圖2.7.1 NC參數(shù)設(shè)置

2.7.2 生成鉆孔文件

鉆孔文件包括PCB板上通孔類引腳和過孔的坐標(biāo)值，供數(shù)控機(jī)床使用。生成鉆孔文件的操作步驟如下

1）選擇Manufacture |NC | NC Drill命令，彈出NC Drill窗口

2）設(shè)置如下圖2.7.2：

圖2.7.2 鉆孔文件生成設(shè)置

說明：

Root file name文本框：設(shè)置鉆孔文件保存路徑和名稱，文件的后綴名".drl"。一般使用默認(rèn)即可

3)單擊Drill按鈕產(chǎn)生鉆孔文件，內(nèi)容如下圖：

2.7.3 生成鉆孔表和鉆孔圖

1）選擇 Display|Color|Visibility命令，彈出 Color and Visibility窗口。

2）在Global Visibility選擇 off，清除所有的顯示。在Board Geometry選項(xiàng)組中 選擇 outline復(fù)選框，打開電路板邊框。

3）在Manufacturing選項(xiàng)組中 選擇Nelegend-1-4復(fù)選框，并設(shè)置顏色。

4)選擇Manufacture |NC | NC Legend命令，彈出Drill Legend窗口。只需要選擇 Legends復(fù)選框中Layer pair按鈕，其他保持默認(rèn)。

具體如下圖2.7.3

圖2.7.3

5）單擊ok按鍵，生成鉆孔表并附在光標(biāo)上。在電路板外框內(nèi) 自動生成鉆孔圖，同時(shí)顯示鉆孔表。詳見下圖2.7.4。

圖2.7.4 生成鉆孔圖和鉆孔表

2.8生成Atwork光繪文件

為什么使用Gerber文件？

很多PCB廠家都沒有裝Allegro軟件，所以你不能直接發(fā).brd文件。(很多PCB小廠連ProtelDXP也沒有，只支持Protel99)

什么是Gerber文件

Gerber文件是所有電路設(shè)計(jì)軟件都可以產(chǎn)生的文件，在電子組裝行業(yè)又稱為模版文件（stencil data）,在PCB制造業(yè)又稱為光繪文件?？梢哉fGerber文件是電子組裝業(yè)中最通用最廣泛的文件格式。

Gerber文件是EIA的標(biāo)準(zhǔn)格式，分RS274-D和RS274-X兩種，其中RS274-X是RS274-D的擴(kuò)展文件。生產(chǎn)制造部門在條件許可的情況下，應(yīng)當(dāng)盡可能要求用戶或設(shè)計(jì)部門提供RS274-X的Gerber文件，這樣有利于各工序的生產(chǎn)準(zhǔn)備。

生成的光繪文件應(yīng)包括：所有電氣層（TOP、BOTTOM、GND、POWER）、阻焊層(Soldmask )、加焊層(Pastemask)、絲印層(Silk)、鉆表(Drill)和自己定義內(nèi)容。下面以四層板為例說明：

電氣層：

Layer1-top

VIA CLASS/ TOP (過孔類)

PIN/ TOP （引腳）

ETCH/ TOP（電氣層）

Layer2-gnd

VIA CLASS/ GND

PIN/ GND

ETCH/ GND

Layer3-power

VIA CLASS/ POWER

PIN/ POWER

ETCH/ POWER

Layer4-bottem

VIA CLASS/ BOTTEM

PIN/ BOTTEM

ETCH/ BOTTEM

加焊層：

Paste-bottom

VIA CLASS/ PASTEMASK_BOTTOM (過孔類加焊層)

PIN/ PASTEMASK_BOTTOM（引腳加焊層）

PACKAGE GEOMETRY/ PASTEMASK_BOTTOM （封裝）

Paste-top

VIA CLASS/ PASTEMASK_TOP

PIN/ PASTEMASK_TOP

PACKAGE GEOMETRY/ PASTEMASK_TOP

阻焊層：

Solder-bottom

VIA CLASS / SOLDERMASK_BOTTOM( 過孔類阻焊層 )

PIN/ SOLDERMASK_BOTTOM( 引腳阻焊層)

PACKAGE GEOMETRY/ SOLDERMASK_BOTTOM （封裝）

BOARD GEOMETRY/ SOLDERMASK_BOTTOM (板子阻焊層)

Solder-top

VIA CLASS / SOLDERMASK_TOP

PIN/ SOLDERMASK_TOP

PACKAGE GEOMETRY/ SOLDERMASK_TOP

BOARD GEOMETRY/ SOLDERMASK_TOP

絲印層：

Silk-bottom

REF DES/ SILKCREEN_BOTTOM ( 元件標(biāo)號REF絲印)

PACK GEOMETRY/ SILKCREEN_BOTTOM（ 元件封裝絲?。?/span>

BOARD GEOMETRY/ SILKCREEN_BOTTOM（板子上絲?。?/span>

Silk-top

REF DES/ SILKCREEN_TOP

PACK GEOMETRY/ SILKCREEN_TOP

BOARD GEOMETRY/ SILKCREEN_TOP

鉆孔表和自己定義內(nèi)容：

Drill_Drawing

MANUFACTURING / NCLEGEND1-4 （鉆孔表）

DRAWING FORMAT/ OUTLINE ( 繪制A3尺寸的外框)

DRAWING FORMAT/ TITLE_BLOCK （自己定義的表格外框 ）

DRAWING FORMAT/ TITLE_DATA（ 自己定義的表格數(shù)據(jù) ）

DRAWING FORMAT/ FABRICAION （加工文件說明）

BOARD GEOMETRY/ OUTLINE （ PCB板子外框 ）

BOARD GEOMETRY/ DIMENSION ( 板子標(biāo)注尺寸 )

2.8.1設(shè)置輸出

設(shè)置輸出方法：

1）設(shè)置光繪文件輸出路徑方法：

我們可以通過設(shè)定“User Preferences”來指定生成Gerber數(shù)據(jù)文件的保存目錄。

菜單欄“Setup”->”User Preferences…”->”File_management”->”O(jiān)utput_dir”，設(shè)定”ads_sdart”項(xiàng)的”Value”內(nèi)容為指定目錄名稱，如“gerber”，則在生成gerber數(shù)據(jù)操作時(shí)，會自動在當(dāng)前pcb文件目錄下生成“gerber”文件夾，在該文件夾下保存有所生成的全部gerber文件。

2）選擇Manufacture | Artwork命令，彈出Artwork Control Form窗口。

3）設(shè)置底片內(nèi)容方法：以加焊top層 Paste-top為例說明一下。

步驟1：打開Artwork Control窗口，在allegro中選擇 Display|Color|Visibility命令，彈出 Color and Visibility窗口

步驟2：在Global Visibility選擇 off，清除所有的顯示。

步驟3：在Stack-up選項(xiàng)中，選擇Pin和Via對應(yīng)的Pastemask_Top復(fù)選框；然后在Package Gemetry選項(xiàng)中，選擇 Pastemask_Top復(fù)選框。詳見下圖

步驟4：單擊Apply按鈕，顯示選擇3個(gè) Subclass

步驟5：單擊OK按鈕，關(guān)閉 Color and Visibility窗口

步驟6：在Artwork Control Form窗口，右擊Available Films列表中TOP，選擇快捷菜單的Add選項(xiàng)，彈出Allegro PCB Design GXL對話框。

步驟7：輸入底片名稱Paste-top,如下圖

步驟7：單擊OK按鈕，添加底片Paste-top到Available Films列表中。通過點(diǎn)擊+，查詢Paste-top中內(nèi)容。詳見下圖

注：其他底片內(nèi)容參考paste-top設(shè)置方法 設(shè)置，全部設(shè)置好了進(jìn)入下一步。

4） 輸出光繪文件前，先按照下圖 9.1.1和圖9.1.2設(shè)置參數(shù)。全部設(shè)置完，選擇“ Creat Artwork”命令，生成光繪文件。

圖9.1.1 General Parameters 通用參數(shù)設(shè)置

圖9.1.2 Film Control 底片設(shè)置

2.8.2 查看gerber是否正確

使用CAM350軟件查看 光繪gerber文件是否正確。具體操作如下：

第一步：導(dǎo)入需要查看的gerber文件，按照如下操作，選擇gerber文件路勁，自動導(dǎo)入。

注意：導(dǎo)入CAM350時(shí)單位需 生成gerber文件單位一致。例如：上面生成gerber的單位是公制，則導(dǎo)入CAM350也必須是公制，不然顯示異常。

第二步：設(shè)置各層顏色。一般只顯示 top bottom GND POWER silk絲印層 ，其他根據(jù)需要顯示。通過查看gerber輸出文件是否和 按設(shè)計(jì)輸出PCB文件。

﹌﹌﹌﹌﹌﹌﹌﹌﹌﹌﹌﹌﹌﹌﹌﹌﹌﹌﹌﹌﹌﹌﹌﹌﹌﹌﹌﹌﹌﹌﹌﹌﹌﹌﹌﹌﹌﹌﹌﹌﹌﹌﹌﹌﹌﹌﹌﹌﹌﹌﹌﹌

免責(zé)聲明：內(nèi)容來自求知_swat的博客，版權(quán)歸原作者所有，如涉及作品版權(quán)問題，請及時(shí)與我們聯(lián)系，謝謝！

更多干貨請點(diǎn)擊文末閱讀原文

電子發(fā)燒友熱文推薦

1、華為卷入美國政府權(quán)力“黑洞”漩渦，中國芯能否遇強(qiáng)則強(qiáng)？

2、經(jīng)典！一文講透靜電保護(hù)（ESD）原理和設(shè)計(jì)

3、55條模電數(shù)電學(xué)習(xí)筆記，記得一定要看！

4、114個(gè)實(shí)用電子小常識，一般人都不知道！

5、關(guān)于射頻芯片，看這一篇就夠了！（干貨收藏）

6、無刷電機(jī)與有刷電機(jī)的區(qū)別，這樣看一目了然！

7、55頁P(yáng)PT！很火的MOS管電路工作原理及詳解，沒有之一！

8、超經(jīng)典的機(jī)械原理動圖合集，足足看了十遍，過癮！

9、這些元器件基礎(chǔ)知識都不懂，怎么混電子圈！

10、史上最強(qiáng)單片機(jī)科普，看完給跪了！

11、震悍！80張傳感器工作原理動圖匯總

12、終于有人講透了什么是機(jī)器視覺！

13、盤點(diǎn)當(dāng)今市面主流單片機(jī)，總有一款適合你！

14、只需7步，秒懂MOS管選型！

15、單片機(jī)實(shí)用工具大全，超級贊，工程師必備！

電子發(fā)燒友拆解及DIY推薦

1、大神教你DIY | 如何用一塊FPGA開發(fā)板制作音樂盒？！

2、DIY一個(gè)太陽充電器，僅需六步！準(zhǔn)工程師表示：秒懂！

3、四旋翼 DIY高大上！用STM32單片機(jī)搞定四旋翼無人機(jī)飛控

4、簡單實(shí)用，5分鐘教你DIY個(gè)人電子名片（工程師標(biāo)配）

5、史上最具創(chuàng)意鬼才10大DIY詳細(xì)集錦，你趕緊看看吧！（收藏版）

6、重磅！國外牛人教你DIY固態(tài)特斯拉線圈（附詳細(xì)流程）

7、四軸飛行器DIY全教程合集（程序+原理圖+四軸PID）

8、暴力拆解特斯拉電池組，探究美帝黑科技?。@呆了?。?/a>

電子發(fā)燒友學(xué)院精選

1、限時(shí)！免費(fèi)！3節(jié)FPGA課程，快搶！

2、【學(xué)院推薦】LabVIEW與PLC如何進(jìn)行Modbus通信？

3、【學(xué)院推薦】什么是 BLDC 電機(jī)換向的最有效方法？

4、【學(xué)院推薦】LabVIEW編程實(shí)例：手把手教你按鍵監(jiān)視小軟件的實(shí)現(xiàn)

5、【學(xué)院推薦】PCB工程師不得不看：超級實(shí)用AD常用快捷鍵總結(jié)

6、想升職加薪走向人生巔峰？你需要了解一下LabVIEW了

電子發(fā)燒友活動推薦

1、關(guān)于ESD原理及防護(hù)，這篇文章太專業(yè)了！點(diǎn)贊！（征文）

2、工程師搞PCB設(shè)計(jì)，到底該學(xué)哪款軟件？——PADS篇

3、超強(qiáng)的四軸無人機(jī)飛控源代碼，支持STM32所有系列（附項(xiàng)目資料）

4、11個(gè)電源設(shè)計(jì)小技巧，看完提高一半的工作效率！（附資料下載）

5、從菜鳥到高手，學(xué)習(xí)arm32位單片機(jī)的必經(jīng)之路，給大家分享個(gè)人經(jīng)驗(yàn)!

6、2G資料！FPGA入門進(jìn)階必看資源合集（免費(fèi)下載）

7、學(xué)好LLC開關(guān)電源設(shè)計(jì)，你必須要弄懂的原理知識（文末送資料大禮包）

電子發(fā)燒友電路精選

1、【匯總】led燈驅(qū)動電源電路圖大全（收藏版）

2、20個(gè)超經(jīng)典模擬電路，工程師你知道幾個(gè)？（收藏：附答案下載）

3、學(xué)好單片機(jī)必須要了解的的8個(gè)電路設(shè)計(jì)

4、單片機(jī)11種常見的電路設(shè)計(jì)模塊

5、新手如何看懂電路圖？有哪些必要的知識點(diǎn)？

6、99%的工程師都不了解三極管放大電路原理

7、太牛了！電路圖符號超強(qiáng)科普，不懂物理也能輕松看懂電路圖?。ㄍ扑]收藏）

8、555定時(shí)器常見應(yīng)用及50個(gè)經(jīng)典設(shè)計(jì)電路

電子發(fā)燒友資料精選

1、最全STM32智能小車資料！帶原理圖、源代碼、完整論文

2、STM32大神筆記，超詳細(xì)單片機(jī)學(xué)習(xí)匯總資料（干貨分享）

3、工程師快速提升技能就看這份資料——固態(tài)繼電器(SSR)使用指南

4、承包你的電路圖資料！請收下這份國內(nèi)外精選電路圖集

5、一年的精華都在這里了！2018年度精選資料大集合

6、測量電子電路設(shè)計(jì)資料大全（電路圖集+設(shè)計(jì)方案+制作流程）

7、無刷電機(jī)資料大全（基本原理+接線方法+解決方案）

最具有學(xué)習(xí)價(jià)值的電子發(fā)燒友社群邀請你加入

添加發(fā)燒友小助手

加入“發(fā)燒友微信群”交流，

THE END

1、加Lwangzi312為好友，進(jìn)入電子行業(yè)交流大群

嵌入式軟件|可編程邏輯|C語言|linux|單片機(jī)|LabVIEW|微機(jī)原理|RF/無線|PCB設(shè)計(jì)|IC設(shè)計(jì)|電源設(shè)計(jì)|模擬技術(shù)|機(jī)器人|測試測量|Java|AR/VR|前端開發(fā)|大數(shù)據(jù)|python|STM32|FPGA|四軸算法|BLDC

2、加Lwangzi312為好友，進(jìn)入電子行業(yè)城市交流群

深圳39591|北京26276|上海24794|廣州15554|西安11854|成都10678|杭州10600|蘇州10141|南京9735|武漢9204|東莞7960|天津6610|重慶6319|合肥5096|長沙4832|青島4427|鄭州4425|佛山4176|寧波3774|無錫3617|廈門3569|惠州2893