誰沒有被抓到在窗外做白日夢(mèng)，在高速公路上靜止地俯視汽車線，想知道更容易或更有效的方法按時(shí)上班？即便如此，有時(shí)候候補(bǔ)路線并不總是最快的 - 可能會(huì)有道路建設(shè)，或者正在進(jìn)行的事件會(huì)讓你不得不重新路線。在這一點(diǎn)上，大多數(shù)人傾向于拋出所有希望在窗外準(zhǔn)時(shí)工作（或者，如果你住在倫敦，開始沿著肩膀開車）。

現(xiàn)在，想象每一個(gè)道路以及交通流量中的每個(gè)交叉路口或打嗝都是PCB的電源網(wǎng)絡(luò)。您的工作將在PCB中導(dǎo)航，并分析如何以最小的功率損耗優(yōu)化您的高功率效率。當(dāng)您的目標(biāo)是設(shè)計(jì)越來越小的PCB時(shí)，您的配電網(wǎng)絡(luò)（）的路徑會(huì)變得更緊密。這開啟了一系列設(shè)計(jì)問題：如何通過公寓樓之間的單車道小巷駕駛這輛半卡車？如果我的汽車側(cè)面刮傷了防護(hù)墻并產(chǎn)生了火花，那么有什么東西可以起火嗎？

PCB設(shè)計(jì)師必須處理更高濃度的熱量和噪音，這會(huì)對(duì)敏感部件造成威脅，影響相鄰結(jié)構(gòu)以及整個(gè)系統(tǒng)的功能。就像孩子一樣，看著你的父母平行停放在一個(gè)非常緊張的地方，你也可以分配可容忍的力量，只要你記住堅(jiān)實(shí)的設(shè)計(jì)技術(shù)，只需要最小的分配損失。

在配電中合并流量和管理熱量

特別是在加利福尼亞州，高速公路延誤的最大原因之一是人們沒有遵循合并協(xié)議和其他規(guī)則。那么，在PCB設(shè)計(jì)中，所有的道路規(guī)則都是IC，微處理器，存儲(chǔ)器模塊，DSP（數(shù)字信號(hào)處理器）和FPGA（現(xiàn)場(chǎng)可編程門陣列）。如果您偏離電源電壓的容差，那么您不能指望您的電路板規(guī)格得到滿足。一些基礎(chǔ)知識(shí)是一個(gè)很好的起點(diǎn)：

保持痕跡短而寬，以分散熱密度。

最小化通過保持旁路環(huán)路的面積和長(zhǎng)度盡可能小，阻抗為3：1的長(zhǎng)寬比來實(shí)現(xiàn)阻抗。

優(yōu)化組件之間的間距將產(chǎn)生最小電流和加熱密度。

避免尖角使整個(gè)電路板上的熱量基本保持“均勻”。

損失最小且最佳高功率效率與熱管理密切相關(guān)。每個(gè)承載高電流的銅跡線和傳導(dǎo)電流的每個(gè)電氣元件都是由于電阻引起的熱源。甚至諸如電阻器，電容器和電感器的無源元件也分別產(chǎn)生電阻和電抗加熱。當(dāng)你增加那個(gè)較少的車載房地產(chǎn)時(shí)，我們正在尋找更多的熱點(diǎn)和銅穿孔，導(dǎo)致電流密度和加熱的進(jìn)一步增加。降低I2R的設(shè)計(jì)一直很重要，但對(duì)于低壓器件來說，它們至關(guān)重要。

Heat分布是PCB布局最關(guān)鍵的設(shè)計(jì)考慮因素之一。

坑洼和鹿不是唯一的干擾

隨著以最佳效率分配功率的目標(biāo)，需要控制的另一種“損耗”是噪聲和串?dāng)_形式的信號(hào)損失，這些被稱為電磁干擾或EMI。挑戰(zhàn)在于，幾乎每個(gè)IC都是噪聲發(fā)生器，每個(gè)高電流跡線都會(huì)發(fā)出可以作為噪聲拾取的電磁輻射，基本上充當(dāng)天線。此外，如果信號(hào)以300 MHz或更快的速度接通和斷開，它們會(huì)引起相鄰電路拾取的磁脈沖，從而產(chǎn)生串?dāng)_。以下是一些降低EMI和串?dāng)_的技巧：

使用鐵氧體磁珠和旁路電容器保持RF斷電配電走線。

對(duì)于輸入模式下的I/O引腳，將未使用的輸入連接到最低阻抗軌;如果可能的話，通過直接短路接地。

使非噪聲走線遠(yuǎn)離嘈雜的元件，如連接，振蕩器和繼電器。

將嘈雜的跡線組合在一起，被地面痕跡包圍。并且不要在電路板的外邊緣上運(yùn)行它們。

為了減少噪聲傳播，控制返回路徑的形狀和阻抗。請(qǐng)記住，噪聲電壓和相關(guān)電流將遵循最低阻抗回到生成點(diǎn)的路徑。

不要在相鄰導(dǎo)體中運(yùn)行并行。

保持信號(hào)對(duì)之間的間距為跡線寬度的5倍。

管理配電和信號(hào)丟失似乎可以跟蹤很多。特別是如果您正在設(shè)計(jì)具有高度特定的制造要求，則可以輕松地使用您的經(jīng)驗(yàn)和專業(yè)知識(shí)來替代規(guī)則檢查或忽略潛在干擾源。但是，通過強(qiáng)大的PCB設(shè)計(jì)軟件，雙重檢查和回溯的大部分工作都可以放在布局軟件的自動(dòng)化范圍內(nèi)。

當(dāng)你的PCB有信號(hào)干擾時(shí)，并不總是有警告標(biāo)志告訴你。

這不是捷徑，而是PDN Analyzer?將幫助您實(shí)現(xiàn)目標(biāo)

低電壓，高電流電子設(shè)備挑戰(zhàn)任何設(shè)計(jì)PCB的人，以減少因電路板空間下降和元件密度增加而導(dǎo)致的配電損耗。集成電路和集成電路的進(jìn)步與不斷增長(zhǎng)的需求保持同步;然而，對(duì)于PCB上所有理論和優(yōu)質(zhì)元件，底線仍然存在：您能否設(shè)計(jì)出具有速度和成本效率的統(tǒng)計(jì)上強(qiáng)大的PCB？答案是肯定的 - 用電力傳輸網(wǎng)絡(luò)分析儀的平滑肌。

能夠模擬PDN，噪聲傳播，布局前后和分析EMI場(chǎng)可以回饋一些擺動(dòng)空間。為了能夠在觀察電流密度時(shí)評(píng)估熱模式，在1 V平面上下降并且電流密度增加的地方 - 最終產(chǎn)品的功率最佳地分布在PCB上并且易于運(yùn)行到制造。使用AltiumDesigner?的智能PCB設(shè)計(jì)軟件及其可視功率分析直接在您的設(shè)計(jì)環(huán)境中查找并解決您的PDN問題，無需停工，特殊昂貴的工具或?qū)I(yè)知識(shí)。

提供自己的能力分析，修改和重新分析您的工作。如果您對(duì)優(yōu)化和減少分配損失有更多疑問，請(qǐng)立即聯(lián)系A(chǔ)ltium專家。