FPGA通信小白成長之路

關注

文章：10 被閱讀：3.6w 粉絲數：0 關注數：0 點贊數：0

Vivado時序問題分析

有些時候在寫完代碼之后呢，Vivado時序報紅，Timing一欄有很多時序問題。

FPGA通信小白成長之路發表于 01-05 10:18 ?1954次閱讀

在FPGA編碼中，經常會遇到一些信號、模塊等被綜合工具優化，而有些信號恰恰是我們需要的，或者需要觀測....

FPGA通信小白成長之路發表于 11-30 09:56 ?1761次閱讀

在使用JTAG仿真器在vivado環境下抓信號時，報如下錯誤:

FPGA通信小白成長之路發表于 11-14 10:37 ?4057次閱讀

Vivado中對工程進行綜合時，會彈出如下對話框

FPGA通信小白成長之路發表于 07-24 15:28 ?1200次閱讀

然后呢，各個軟件開始抓包，抓取問題數據進行分析，如果是FPGA的話可能需要重新抓取數據，而編譯時間又....

FPGA通信小白成長之路發表于 06-19 15:27 ?590次閱讀

某項目在完成算法模型的modelsim仿真之后，開始硬件上板調試。

FPGA通信小白成長之路發表于 06-11 15:04 ?5504次閱讀

有一天使用Vivado調用questasim(modelsim估計也一樣)，仿真報錯

FPGA通信小白成長之路發表于 05-08 17:12 ?2998次閱讀

在vivado中的Settimg中，Target language可以選擇verilog，也可以選擇....

FPGA通信小白成長之路發表于 03-30 10:37 ?922次閱讀

基于載波相位變化進行調制，幅度和頻率不變，相位只有本相位和反轉180°兩種，星座圖為相互對稱的兩個點....

FPGA通信小白成長之路發表于 12-27 16:34 ?11370次閱讀

我在知乎看到了多bit信號跨時鐘的問題，于是整理了一下自己對于跨時鐘域信號的處理方法。

FPGA通信小白成長之路發表于 10-09 10:44 ?6018次閱讀