四、電子電路故障檢查的一般方法

對于新設計組裝的電路來說，常見的故障原因有：

（1）實驗電路與設計的原理圖不符；元件使用不當或損壞；

（2）設計的電路本身就存在某些嚴重缺點，不能滿足技術要求，連線發生短路和開路；

（3）焊點虛焊，接插件接觸不良，可變電阻器等接觸不良；

（4）電源電壓不合要求，性能差；

（5）儀器作用不當；

（6）接地處理不當；

（7）相互干擾引起的故障等。

檢查故障的一般方法有：直接觀察法、靜態檢查法、信號尋跡法、對比法、部件替換法旁路法、短路法、斷路法、暴露法等，下面主要介紹以下幾種：

1. 直接觀察法和信號檢查法：與前面介紹的調試前的直觀檢查和靜態檢查相似，只是更有目標針對性。

2. 信號尋跡法：在輸入端直接輸入一定幅值、頻率的信號，用示波器由前級到后級逐級觀察波形及幅值，如哪一級異常，則故障就在該級；對于各種復雜的電路，也可將各單元電路前后級斷開，分別在各單元輸入端加入適當信號，檢查輸出端的輸出是否滿足設計要求。

3. 對比法：將存在問題的電路參數與工作狀態和相同的正常電路中的參數（或理論分析和仿真分析的電流、電壓、波形等參數）進行比對，判斷故障點，找出原因。

4. 部件替換法：用同型號的好器件替換可能存在故障的部件。

5. 加速暴露法：有時故障不明顯，或時有時無，或要較長時間才能出現，可采用加速暴露法，如敲擊元件或電路板檢查接觸不良、虛焊等，用加熱的方法檢查熱穩定性差等等。

五、電子電路設計性實驗報告 設計性實驗報告主要包括以下幾點：

1. 課題名稱

2. 內容摘要

3. 設計內容及要求

4. 比較和選擇的設計方案

5. 單元電路設計、參數計算和器件選擇

6. 畫出完整的電路圖。并說明電路的工作原理

7. 組裝調試的內容，如使用的主要儀器和儀表、調試電路的方法和技巧、測試的數據和波形并與計算結果進行比較分析、調試中出現的故障、原因及排除方法

8. 總結設計電路的特點和方案的優缺點，指出課題的核心及實用價值，提出改進意見和展望

9. 列出元器件清單

10. 列出參考文獻?

11. 收獲、體會

實際撰寫時可根據具有情況作適當調整。

六、電子電路干擾的抑制

1. 干擾源

電子電路工作時，往往在有用信號之外還存在一些令人頭痛的干擾源，有的產生于電子電路內部，有的產生于外部。外部的干擾主要有：高頻電器產生的高頻干擾、電源產生的工頻干擾、無線電波的干擾；內部的干擾主要有：交流聲、不同信號之間的互相感應、調制，寄生振蕩、熱噪聲、因阻抗不匹配產生的波形畸變或振蕩。

2. 降低內部干擾的措施

（1） 元器件布局： 元件在印刷線路板上排列的位置要充分考慮抗電磁干擾問題，原則之一是各部件之間的引線要盡量短。在布局上，要把模擬信號部分，高速數字電路部分，噪聲源部分（如繼電器，大電流開關等）這三部分合理地分開，使相互間的信號耦合為最小。

（2） 電源線設計：根據印制線路板電流的大小，盡量加租電源線寬度，減少環路電阻。 同時、使電源線、地線的走向和數據傳遞的方向一致，這樣有助于增強抗噪聲能力。

（3） 地線設計：在電子設備中，接地是控制干擾的重要方法。如能將接地和屏蔽正確結合起來使用，可解決大部分干擾問題（詳細方法見下節接地）。

（4） 退藕電容配置線路板設計的常規做法之一是在線路板的各個關鍵部位配置適當的退藕電容。退藕電容的一般配置原則是：

電源輸入端跨接10 ~100uf的電解電容器。如有可能，接100uF以上的更好。

原則上每個集成電路芯片都應布置一個0.01pF的瓷片電容，如遇印制板空隙不夠，可每4~8個芯片布置一個1 ~ 10pF的但電容。

對于抗噪能力弱、關斷時電源變化大的器件，如 RAM、ROM存儲器件，應在芯片 的電源線和地線之間直接接入退藕電容。

電容引線不能太長，尤其是高頻旁路電容不能有引線。 此外，還應注意以下兩點：

在印制板中有接觸器、繼電器、 按鈕等元件時。操作它們時均會產生較大火花放電，必須采用附圖所示的 RC 電路 來吸收放電電流。一般 R 取 1 ~ 2K，C取2.2 ~ 47UF.

CMOS的輸入阻抗很高，且易受感應，因此在使用時對不用端要接地或接正電源。

3. 降低外部干擾的措施有：

（1） 遠離干擾源或進行屏蔽處理；

（2） 運用濾波器降低外界干擾。 七、 接地

接地分安全接地、工作接地，這里所談的是工作接地，設計接地點就是要盡可能減少各支路電流之間的相互耦合干擾，主要方法有：單點接地、串聯接地、平面接地。在電子設備中，接地是控制干擾的重要方法。如能將接地和屏蔽正確結合起來使用，可解決大部分干擾問題。電子設備中地線結構大致有系統地、機殼地（屏蔽地）、數字地（邏輯地）和模擬地等。在地線設計中應注意以下幾點：

1. 正確選擇單點接地與多點接地

在低頻電路中，信號的工作頻率小于1MHz，它的布線和器件間的電感影響較小，而接地電路形成的環流對干擾影響較大，因而應采用一點接地。當信號工作頻率大于10MHz時，地線阻抗變得很大，此時應盡量降低地線阻抗，應采用就近多點接地。高頻電路宜采用多點串聯接地，地線應短而租，高頻元件周圍盡量用柵格狀大面積地箔。當工作頻率在1~10MHz時，如果采用一點接地，其地線長度不應超過波長的1/20，否則應采用多點接地法。

2.將數字電路與模擬電路分開

電路板上既有高速邏輯電路，又有線性電路，應使它們盡量分開，而兩者的地線不要相混，分別與電源端地線相連。要盡量加大線性電路的接地面積。

3. 盡量加粗接地線

若接地線很細，接地電位則隨電流的變化而變化，致使電子設備的定時信號電平不穩，抗噪聲性能變壞。因此應將接地線盡量加粗。

4. 將接地線構成閉環路

設計只由數字電路組成的印制電路板的地線系統時，將接地線做成閉環路可以明顯的提高抗噪聲能力。其原因在于：印制電路板上有很多集成電路元件，尤其遇有耗電多的元件時，因受接地線粗細的限制，會在地結上產生較大的電位差，引起抗噪聲能力下降，若將接地結構成環路，則會縮小電位差值，提高電子設備的抗噪聲能力。