74ls273應用電路圖三：遙控搶答器主電路

　　下圖為遙控搶答器主電路。當接收器接收到遙控發射器的信號后，將相應的編碼數據輸入到D觸發器74LS273（1）的輸入端，與此同時，74LS273（2）的CP端利用接收器輸出的VI信號上升沿將Do端的高電平輸出到Qo端，Qo由低電平轉換為高電平，將Qo信號的跳變作為74LS273（1）的時鐘信號使接收器輸出的編碼數據輸出至74LS273（1）的輸出端，并保持鎖定狀態，譯碼器將BCD碼數據信號譯碼后在LED上顯示。

　　若要再次搶答，則需清零和消鎖。用遙控方式清零，方法很簡單，將接收器的C、D信號通過與非門作為控制信號，接到兩觸發器的CR端，當主持人使用復位遙控器時，接收器輸出“1100”，兩觸發器清零，觸發器74LS273（1）的CP端恢復低電平，鎖定狀態解除，下一次搶答準備就緒。

　　74ls273應用電路圖四：三態門接口芯片

　　一個典型的三態門接口芯片（74LS244）如圖所示。從圖中不難看出該芯片由8個三態門構成，其中每4個三態門由一個控制端來控制。當控制端有效時（低電平），三態門導通；當它們為高電平時，相應的三態門呈現高阻狀態。在圖6.1中，三態門74LS244采用部分地址譯碼——地址線A1和A0未參加譯碼，故它所占的地址為83FCH~83FFH。我們可以用其中任何一個地址，而其他重疊的3個地址空著不用。

　　74ls273應用電路圖五：單片機系統功能實現

　　89C51及74LS273、74LS244組成的單片機系統功能實現。

　　（1）編寫顯示程序，顯示“123456”。

　　（2）編寫主程序，功能為：當有鍵按下（0~7號）時，都顯示鍵號； 無鍵按下，保持原有顯示狀態。

　　74ls273應用電路圖六：74LS273實現端口擴展

　　下圖采用74LS273實現端口擴展，P2.1與WR信號組成鎖存信號，具體電路連接如圖所示。

　　74ls273應用電路圖七：數據接收電路

　　數據接收電路就是要在正確的時序上將所需的數據進行提取，還要實現將電路工作狀態傳送回總線，以便總線決定是否發送下組數據的功能。由于PC104總線最高支持約8MHz的時鐘頻率，而受控設備所需的2FSK信號頻率為幾千赫茲，因此這里只用8位數據總線就完全能夠滿足要求。

　　總線接收電路如圖所示。其中SD0～SD9，SA0～SA9是從總線發來的數據、地址信號，SELO～SEL3為分路選擇信號，ANSWER0～ANSWER3為FPGA的狀態返回信號，由于總線速度要比2FSK輸出速度高得多，因此，總線要對FPGA數據緩存器是否為空進行查詢，當FPGA沒有完成數據轉換時，總線要等下個周期，直到狀態返回信號顯示FPGA內部為空時，總線才可以發送下組數據到FPGA。74LS273負責將每路的數據分別進行鎖存，4路數據共使用4個。OUT1D0～D7為第一路8位數據輸出，LOCK0為其控制信號，表示數據的更新。