AT89C51單片機(jī)介紹

　　AT89C51是一種帶4K字節(jié)閃爍可編程可擦除只讀存儲(chǔ)器（FPEROM—Falsh Programmable and Erasable Read Only Memory）的低電壓，高性能CMOS8位微處理器，俗稱(chēng)單片機(jī)。該器件采用ATMEL高密度非易失存儲(chǔ)器制造技術(shù)制造，與工業(yè)標(biāo)準(zhǔn)的MCS-51指令集和輸出管腳相兼容。

　　由于將多功能8位CPU和閃爍存儲(chǔ)器組合在單個(gè)芯片中，ATMEL的AT89C51是一種高效微控制器，為很多嵌入式控制系統(tǒng)提供了一種靈活性高且價(jià)廉的方案。

? ? ? ? AT89C51管腳說(shuō)明

　　ATMEL公司的AT89C51是一種高效微控制器。采用40引腳雙列直插封裝形式。AT89C51單片機(jī)是高性能單片機(jī)，因?yàn)槭芤_數(shù)目的限制，所以有不少引腳具有第二功能。

　　VCC：供電電壓。 GND：接地。

　　P0口：P0口為一個(gè)8位漏級(jí)開(kāi)路雙向I/O口，每腳可吸收8TTL門(mén)電流。當(dāng)P1口的管

　　VCC：供電電壓。

　　GND：接地。

　　P0口：P0口為一個(gè)8位漏級(jí)開(kāi)路雙向I/O口，每腳可吸收8TTL門(mén)電流。當(dāng)P1口的管腳一次寫(xiě)1時(shí)，被定義為高阻輸入。P0能夠用于外部程序數(shù)據(jù)存儲(chǔ)器，它可以被定義為數(shù)據(jù)/地址的第八位。在FIASH編程時(shí)，P0 口作為原碼輸入口，當(dāng)FIASH進(jìn)行校驗(yàn)時(shí)，P0輸出原碼，此時(shí)P0外部必須被拉高。

　　P1口：P1口是一個(gè)內(nèi)部提供上拉電阻的8位雙向I/O口，P1口緩沖器能接收輸出4TTL門(mén)電流。P1口管腳寫(xiě)入1后，被內(nèi)部上拉為高，可用作輸入，P1口被外部下拉為低電平時(shí)，將輸出電流，這是由于內(nèi)部上拉的緣故。在FLASH編程和校驗(yàn)時(shí)，P1口作為第八位地址接收。

　　P2口：P2口為一個(gè)內(nèi)部上拉電阻的8位雙向I/O口，P2口緩沖器可接收，輸出4個(gè)TTL門(mén)電流，當(dāng)P2口被寫(xiě)“1”時(shí)，其管腳被內(nèi)部上拉電阻拉高，且作為輸入。并因此作為輸入時(shí)，P2口的管腳被外部拉低，將輸出電流。這是由于內(nèi)部上拉的緣故。P2口當(dāng)用于外部程序存儲(chǔ)器或16位地址外部數(shù)據(jù)存儲(chǔ)器進(jìn)行存取時(shí)，P2口輸出地址的高八位。在給出地址“1”時(shí)，它利用內(nèi)部上拉優(yōu)勢(shì)，當(dāng)對(duì)外部八位地址數(shù)據(jù)存儲(chǔ)器進(jìn)行讀寫(xiě)時(shí)，P2口輸出其特殊功能寄存器的內(nèi)容。P2口在FLASH編程和校驗(yàn)時(shí)接收高八位地址信號(hào)和控制信號(hào)。

　　P3口：P3口管腳是8個(gè)帶內(nèi)部上拉電阻的雙向I/O口，可接收輸出4個(gè)TTL門(mén)電流。當(dāng)P3口寫(xiě)入“1”后，它們被內(nèi)部上拉為高電平，并用作輸入。作為輸入，由于外部下拉為低電平，P3口將輸出電流（ILL）這是由于上拉的緣故。

　　P3口也可作為AT89C51的一些特殊功能口，如下表所示：

　　口管腳 備選功能

　　P3.0 RXD（串行輸入口）

　　P3.1 TXD（串行輸出口）

　　P3.2 /INT0（外部中斷0）

　　P3.3 /INT1（外部中斷1）

　　P3.4 T0（記時(shí)器0外部輸入）

　　P3.5 T1（記時(shí)器1外部輸入）

　　P3.6 /WR（外部數(shù)據(jù)存儲(chǔ)器寫(xiě)選通）

　　P3.7 /RD（外部數(shù)據(jù)存儲(chǔ)器讀選通）

　　P3口同時(shí)為閃爍編程和編程校驗(yàn)接收一些控制信號(hào)。

　　RST：復(fù)位輸入。當(dāng)振蕩器復(fù)位器件時(shí)，要保持RST腳兩個(gè)機(jī)器周期的高電平時(shí)間。

　　ALE/PROG：當(dāng)訪問(wèn)外部存儲(chǔ)器時(shí)，地址鎖存允許的輸出電平用于鎖存地址的地位字節(jié)。在FLASH編程期間，此引腳用于輸入編程脈沖。在平時(shí)，ALE端以不變的頻率周期輸出正脈沖信號(hào)，此頻率為振蕩器頻率的1/6。因此它可用作對(duì)外部輸出的脈沖或用于定時(shí)目的。然而要注意的是：每當(dāng)用作外部數(shù)據(jù)存儲(chǔ)器時(shí)，將跳過(guò)一個(gè)ALE脈沖。如想禁止ALE的輸出可在SFR8EH地址上置0。此時(shí)， ALE只有在執(zhí)行MOVX，MOVC指令是ALE才起作用。另外，該引腳被略微拉高。如果微處理器在外部執(zhí)行狀態(tài)ALE禁止，置位無(wú)效。

　　/PSEN：外部程序存儲(chǔ)器的選通信號(hào)。在由外部程序存儲(chǔ)器取指期間，每個(gè)機(jī)器周期兩次/PSEN有效。但在訪問(wèn)外部數(shù)據(jù)存儲(chǔ)器時(shí)，這兩次有效的/PSEN信號(hào)將不出現(xiàn)。

　　/EA/VPP：當(dāng)/EA保持低電平時(shí)，則在此期間外部程序存儲(chǔ)器（0000H-FFFFH），不管是否有內(nèi)部程序存儲(chǔ)器。注意加密方式1時(shí)，/EA將內(nèi)部鎖定為RESET；當(dāng)/EA端保持高電平時(shí)，此間內(nèi)部程序存儲(chǔ)器。在FLASH編程期間，此引腳也用于施加12V編程電源（VPP）。

　　XTAL1：反向振蕩放大器的輸入及內(nèi)部時(shí)鐘工作電路的輸入。

　　XTAL2：來(lái)自反向振蕩器的輸出。

　　3．振蕩器特性：

　　XTAL1和XTAL2分別為反向放大器的輸入和輸出。該反向放大器可以配置為片內(nèi)振蕩器。石晶振蕩和陶瓷振蕩均可采用。如采用外部時(shí)鐘源驅(qū)動(dòng)器件，XTAL2應(yīng)不接。有余輸入至內(nèi)部時(shí)鐘信號(hào)要通過(guò)一個(gè)二分頻觸發(fā)器，因此對(duì)外部時(shí)鐘信號(hào)的脈寬無(wú)任何要求，但必須保證脈沖的高低電平要求的寬度。

　　4．芯片擦除：

　　整個(gè)PEROM陣列和三個(gè)鎖定位的電擦除可通過(guò)正確的控制信號(hào)組合，并保持ALE管腳處于低電平10ms 來(lái)完成。在芯片擦操作中，代碼陣列全被寫(xiě)“1”且在任何非空存儲(chǔ)字節(jié)被重復(fù)編程以前，該操作必須被執(zhí)行。

　　此外，AT89C51設(shè)有穩(wěn)態(tài)邏輯，可以在低到零頻率的條件下靜態(tài)邏輯，支持兩種軟件可選的掉電模式。在閑置模式下，CPU停止工作。但RAM，定時(shí)器，計(jì)數(shù)器，串口和中斷系統(tǒng)仍在工作。在掉電模式下，保存RAM的內(nèi)容并且凍結(jié)振蕩器，禁止所用其他芯片功能，直到下一個(gè)硬件復(fù)位為止。

　　ADC0808介紹

　　ADC0808是采樣分辨率為8位的、以逐次逼近原理進(jìn)行模/數(shù)轉(zhuǎn)換的器件。其內(nèi)部有一個(gè)8通道多路開(kāi)關(guān)，它可以根據(jù)地址碼鎖存譯碼后的信號(hào)，只選通8路模擬輸入信號(hào)中的一個(gè)進(jìn)行A/D轉(zhuǎn)換。ADC0808是ADC0809的簡(jiǎn)化版本，功能基本相同。一般在硬件仿真時(shí)采用ADC0808進(jìn)行A/D轉(zhuǎn)換，實(shí)際使用時(shí)采用ADC0809進(jìn)行A/D轉(zhuǎn)換。

　　ADC0808是CMOS單片型逐次逼近式A/D轉(zhuǎn)換器，它有8路模擬開(kāi)關(guān)、地址鎖存與譯碼器、比較器、8位開(kāi)關(guān)樹(shù)型A/D轉(zhuǎn)換器。

　　ADC0808芯片有28條引腳，采用雙列直插式封裝，如右圖所示。各引腳功能如下：

　　1～5和26～28（IN0～I(xiàn)N7）：8路模擬量輸入端。

　　8、14、15和17～21：8位數(shù)字量輸出端。

　　22（ALE）：地址鎖存允許信號(hào)，輸入，高電平有效。

　　6（START）： A/D轉(zhuǎn)換啟動(dòng)脈沖輸入端，輸入一個(gè)正脈沖（至少100ns寬）使其啟動(dòng)（脈沖上升沿使0809復(fù)位，下降沿啟動(dòng)A/D轉(zhuǎn)換）。

　　7（EOC）： A/D轉(zhuǎn)換結(jié)束信號(hào)，輸出，當(dāng)A/D轉(zhuǎn)換結(jié)束時(shí)，此端輸出一個(gè)高電平（轉(zhuǎn)換期間一直為低電平）。

　　9（OE）：數(shù)據(jù)輸出允許信號(hào)，輸入，高電平有效。當(dāng)A/D轉(zhuǎn)換結(jié)束時(shí)，此端輸入一個(gè)高電平，才能打開(kāi)輸出三態(tài)門(mén)，輸出數(shù)字量。

　　10（CLK）：時(shí)鐘脈沖輸入端。要求時(shí)鐘頻率不高于640KHZ。

　　12（VREF（+））和16（VREF（-））：參考電壓輸入端

　　11（Vcc）：主電源輸入端。

　　13（GND）：地。

　　23～25（ADDA、ADDB、ADDC）：3位地址輸入線，用于選通8路模擬輸入中的一路

　　AT89C51 + ADC0808 A/D轉(zhuǎn)換源程序如下