LVDS系統設計

LVDS系統的設計要求設計者應具備超高速單板設計的經驗并了解差分信號的理論。設計高速差分板并不困難，下面將簡要介紹一下各注意點。

PCB板
(A）至少使用４層PCB板（從頂層到底層）：LVDS信號層、地層、電源層、TTL信號層；
（B）使TTL信號和LVDS信號相互隔離，否則TTL可能會耦合到LVDS線上，最好將TTL和LVDS信號放在由電源／地層隔離的不同層上；
（C）使LVDS驅動器盡可能地靠近連接器的LVDS端，即盡可能減小線路距離；
（D）保證LVDS器件電源質量；使用分布式的多個電容來旁路LVDS設備，表面貼電容靠近電源／地層管腳放置；
（E）電源層和地層應使用粗線；
（F）保持PCB地線層返回路徑寬而短；
（G）連接兩個系統的地層；

板上導線
（A） 微帶傳輸線（microstrip）和帶狀線（stripline）都有較好性能；
（B） 微帶傳輸線的優點：一般有更高的差分阻抗、不需要額外的過孔；

差分線
（A）使用與傳輸媒質的差分阻抗和終端電阻相匹配的受控阻抗線，并且使差分線對離開集成芯片后立刻盡可能地相互靠近（距離小于１０ｍｍ），這樣能減少反射并能確保耦合到的噪聲為共模噪聲；
（B）使差分線對的長度相互匹配以減少信號扭曲，防止引起信號間的相位差而導致電磁輻射；
（C）不要僅僅依賴自動布線功能，而應仔細修改以實現差分阻抗匹配并實現差分線的隔離；
（D）盡量減少過孔和其它會引起線路不連續性的因素；
（E）避免將導致阻值不連續性的90°走線，使用圓弧或45°折線來代替；
（F）在差分線對內，兩條線之間的距離應盡可能短，以保持接收器的共模抑制能力。在印制板上，兩條差分線之間的距離應盡可能保持一致，以避免差分阻抗的不連續性。

終端
（A）使用終端電阻實現對差分傳輸線的最大匹配，阻值一般在90～130Ω之間，系統也需要此終端電阻來產生正常工作的差分電壓；
（B）最好使用精度１～2%的表面貼電阻跨接在差分線上，必要時也可使用兩個阻值各為50Ω的電阻，并在中間通過一個電容接地，以更好濾去共模噪聲。如采用電纜傳輸信號時候，若環境干擾大，就可以用此方式。

未使用的管腳
所有未使用的LVDS接收器輸入管腳懸空，所有未使用的LVDS和TTL輸出管腳懸空，將未使用的TTL發送／驅動器輸入和控制／使能管腳接電源或地。

 媒質（電纜和連接器）選擇
（A）僅就減少噪聲和提高信號質量而言，平衡電纜（如雙絞線對）通常比非平衡電纜好；
（B）電纜長度小于0.5m時，大部分電纜都能有效工作；距離在0.5m～10m之間時,CAT 3(Categiory 3)雙絞線對電纜效果好、便宜并且容易買到；距離大于10m并且要求高速率時，建議使用CAT 5雙絞線對。

在噪聲環境中提高可靠性設計
LVDS 接收器在內部提供了可靠性線路，用以保護在接收器輸入懸空、接收器輸入短路以及接收器輸入匹配等情況下輸出可靠。但是，當驅動器三態或者接收器上的電纜沒有連接到驅動器上時，它并沒有提供在噪聲環境中的可靠性保證。在此情況下，電纜就變成了浮動的天線，如果電纜感應到的噪聲超過LVDS內部可靠性線路的容限時，接收器就會開關或振蕩。如果此種情況發生，建議使用平衡或屏蔽電纜。
根據實際情況，正確分析設計發送/接收器的“門控端”，使發送接收數據器受控，當不需要建立發送/接收鏈路時候，關閉接收器是避免干擾的有效途徑。