摘 要： 給出了一種基于DM6446 處理器的視頻運動車輛檢測系統的技術實現方法，介紹了系統的硬件結構及軟件設計思路。結合DM6446 雙核處理器的特點，給出了處理器ARM 端與DSP 端通信及雙緩沖區切換的具體方法。在視頻運動車輛檢測算法上，采用差異積累法對DM6446 實時獲取的交通視頻數據進行背景建模，用背景差法檢測車輛運動區域，再結合Otsu 閾值化、形態學濾波及區域生長等算法，最終在DM6446 硬件平臺上實現視頻運動車輛的實時檢測。實驗結果表明，該系統具有良好檢測效果。

　　隨著現代交通運輸業的快速發展，道路上的車輛日益增多，而伴隨而來的交通擁堵、道路使用效率不高等問題卻給日常交通管理帶來了重重困難。融合了計算機、電子等現代高新科技的智能交通系統（ITS:Intelligent Transport System）提供了解決方法。

　　運動車輛檢測是ITS 的重要組成部分，本文探討了以TI 的TMS320DM6446（簡稱DM6446）為嵌入式開發平臺的交通視頻信息采集和處理系統的設計，通過分析實時交通視頻序列，采用差異積累背景建模、Otsu 自動閾值選取、形態學濾波及區域生長定位等技術，最終實現交通場景視頻運動車輛的檢測。

　　1 系統硬件構成

　　本系統選用的TMS320DM6446 是基于ARM926 和TMS320C64x+兩個核心的、高度集成的數字媒體處理器。ARM926EJ-S 采用管道化流水線可以執行32bit/16bit 指令集，并提供了獨立的16KB的指令Cache 和8KB 的數據Cache，可有效控制和管理外部中斷、各種接口及外設。TMS320C64x+屬TMS320C6000 系列高性能的定點DSP 處理器，集成了64 個32 位通用寄存器和8 個功能單元，硬件支持塊循環操作，采用二級Cache 結構：L1 程序/數據Cache 和L2 存儲/Cache.ARM 和DSP 共享外部256MB DDR SDRAM 存儲器，64MB NAND Flash用于存放ARM 和DSP 代碼。

　　系統硬件平臺還包含視頻處理子系統（VPSS）和眾多外設資源。VPSS 是DM6446 中專門負責視頻輸入輸出的硬件模塊，由視頻處理前端（VPFE）和視頻處理后端（VPBE）組成，系統模擬視頻信號經由TVP5150解碼器解碼成YUV422 格式的視頻數據后傳送給VPFE 的CCD 控制器，然后通過EMIF 接口將暫存在VPSS 內部Buffer 中的數據傳送到外部DDR SDRAM中。VPBE 的屏幕顯示（OSD）模塊將視頻數據以YCbCr形式提交給視頻編碼器（VENC），通過視頻編碼器輸出到VGA 或CVBS 接口。本文處理系統的硬件拓撲結構如圖1 所示。

　　圖1 DM6446 系統平臺硬件結構示意圖

　　2 系統軟件設計

　　圖2 示意了系統硬件平臺軟件處理模塊的組成結構。如圖2 所示，軟件部分主要完成3 個任務：圖像的采集與存放、ARM 與DSP 通信和視頻圖像處理。

　　圖2 DM6446 系統平臺軟件模塊構成框圖。

　　ARM 端負責初始化系統并控制數據的采集和存放。系統初始化時VPSS 被配置為場模式，VPFE 負責將采集到的視頻數據連續傳送到內存緩沖區。由于ARM 端在向內存中存放圖像時DSP 端不能同時讀取，為了保證數據處理的正確性，本文采用雙緩沖機制，即：設定兩個各自連續的幀緩沖區VIDEO BUF0 和video BUF1，視頻數據交替的向這兩個區域緩沖刷新。

　　ARM 與DSP 兩核之間的通訊通過內存共享和中斷的方式實現。ARM 通過寄存器ARM2DSP0 向DSP發出中斷信號，DSP 使用寄存器DSP2ARM0 給ARM發送中斷信號。發中斷的一方在中斷信號發出前向共享內存填寫命令，接收中斷的一方在中斷函數中讀取命令，其他模塊按照當前的命令執行相應任務。

　　視頻圖像的處理在DSP 核上進行，采集到的視頻圖像數據為YUV422 格式，算法處理時僅讀取視頻數據的Y 分量，緊接將視頻數據進行差異積累背景建模、運動區域檢測等操作以實現對視頻序列運動目標的檢測。最后DSP 負責將檢測完的視頻數據存放至固定顯示緩存區，由VPBE 讀取后顯示。