First Input First Output的縮寫，先入先出隊列，這是一種傳統(tǒng)的按序執(zhí)行方法，先進(jìn)入的指令先完成并引退，跟著才執(zhí)行第二條指令。

　　FIFO（First Input First Output），即先進(jìn)先出隊列。在超市購物之后會提著我們滿滿的購物車來到收銀臺排在結(jié)賬隊伍的最后，眼睜睜地看著前面的客戶一個個離開。這就是一種先進(jìn)先出機(jī)制，先排隊的客戶先行結(jié)賬離開。

　　在計算機(jī)中，先入先出隊列是一種傳統(tǒng)的按序執(zhí)行方法，先進(jìn)入的指令先完成并引退，跟著才執(zhí)行第二條指令（指令就是計算機(jī)在響應(yīng)用戶操作的程序代碼，對用戶而言是透明的）。如圖1所示，當(dāng)CPU在某一時段來不及響應(yīng)所有的指令時，指令就會被安排在FIFO隊列中，比如0號指令先進(jìn)入隊列，接著是1號指令、2號指令……當(dāng)CPU完成當(dāng)前指令以后就會從隊列中取出0號指令先行執(zhí)行，此時1號指令就會接替0號指令的位置，同樣，2號指令、3號指令……都會向前挪一個位置，這樣解釋大家清楚了吧？

　　圖1 先進(jìn)先出隊列

　　FIFO是隊列機(jī)制中最簡單的，每個接口上都存在FIFO隊列，表面上看FIFO隊列并沒有提供什么QoS（Quality of Service，服務(wù)質(zhì)量）保證，甚至很多人認(rèn)為FIFO嚴(yán)格意義上不算做一種隊列技術(shù)，實則不然，F(xiàn)IFO是其它隊列的基礎(chǔ)，F(xiàn)IFO也會影響到衡量QoS的關(guān)鍵指標(biāo)：報文的丟棄、延時、抖動。既然只有一個隊列，自然不需要考慮如何對報文進(jìn)行復(fù)雜的流量分類，也不用考慮下一個報文怎么拿、拿多少的問題，而且因為按順序取報文，F(xiàn)IFO無需對報文重新排序。簡化了這些實現(xiàn)其實也就提高了對報文時延的保證。

　　FIFO關(guān)心的就是隊列長度問題，隊列長度會影響到時延、抖動、丟包率。因為隊列長度是有限的，有可能被填滿，這就涉及到該機(jī)制的丟棄原則。常見的一個丟棄原則叫做Tail Drop機(jī)制。簡單地說就是該隊列如果已經(jīng)滿了，那么后續(xù)進(jìn)入的報文被丟棄，而沒有什么機(jī)制來保證后續(xù)的報文可以擠掉已經(jīng)在隊列內(nèi)的報文。在這種機(jī)制中，如果定義了較長的隊列長度，那么隊列不容易填滿，被丟棄的報文也就少了，但是隊列長度太長了會出現(xiàn)時延的問題，一般情況下時延的增加會導(dǎo)致抖動也增加。如果定義了較短的隊列，時延的問題可以得到解決，但是發(fā)生Tail Drop的報文就變多了。

　　什么情況下用FIFO？

　　FIFO一般用于不同時鐘域之間的數(shù)據(jù)傳輸，比如FIFO的一端時AD數(shù)據(jù)采集，另一端時計算機(jī)的PCI總線，假設(shè)其AD采集的速率為16位 100K SPS，那么每秒的數(shù)據(jù)量為100K×16bit=1.6Mbps，而PCI總線的速度為33MHz，總線寬度32bit，其最大傳輸速率為1056Mbps，在兩個不同的時鐘域間就可以采用FIFO來作為數(shù)據(jù)緩沖。另外對于不同寬度的數(shù)據(jù)接口也可以用FIFO，例如單片機(jī)位8位數(shù)據(jù)輸出，而DSP可能是16位數(shù)據(jù)輸入，在單片機(jī)與DSP連接時就可以使用FIFO來達(dá)到數(shù)據(jù)匹配的目的。

　　FIFO的一些重要參數(shù)

　　FIFO的寬度：也就是英文資料里常看到的THE WIDTH，它只的是FIFO一次讀寫操作的數(shù)據(jù)位，就像MCU有8位和16位，ARM 32位等等，F(xiàn)IFO的寬度在單片成品IC中是固定的，也有可選擇的，如果用FPGA自己實現(xiàn)一個FIFO，其數(shù)據(jù)位，也就是寬度是可以自己定義的。

　　FIFO的深度：THE DEEPTH，它指的是FIFO可以存儲多少個N位的數(shù)據(jù)（如果寬度為N）。如一個8位的FIFO，若深度為8，它可以存儲8個8位的數(shù)據(jù)，深度為12 ，就可以存儲12個8位的數(shù)據(jù)，F(xiàn)IFO的深度可大可小，個人認(rèn)為FIFO深度的計算并無一個固定的公式。在FIFO實際工作中，其數(shù)據(jù)的滿/空標(biāo)志可以控制數(shù)據(jù)的繼續(xù)寫入或讀出。在一個具體的應(yīng)用中也不可能由一些參數(shù)算數(shù)精確的所需FIFO深度為多少，這在寫速度大于讀速度的理想狀態(tài)下是可行的，但在實際中用到的FIFO深度往往要大于計算值。一般來說根據(jù)電路的具體情況，在兼顧系統(tǒng)性能和FIFO成本的情況下估算一個大概的寬度和深度就可以了。而對于寫速度慢于讀速度的應(yīng)用，F(xiàn)IFO的深度要根據(jù)讀出的數(shù)據(jù)結(jié)構(gòu)和讀出數(shù)據(jù)的由那些具體的要求來確定。

　　滿標(biāo)志：FIFO已滿或?qū)⒁獫M時由FIFO的狀態(tài)電路送出的一個信號，以阻止FIFO的寫操作繼續(xù)向FIFO中寫數(shù)據(jù)而造成溢出（overflow）。

　　空標(biāo)志：FIFO已空或?qū)⒁諘r由FIFO的狀態(tài)電路送出的一個信號，以阻止FIFO的讀操作繼續(xù)從FIFO中讀出數(shù)據(jù)而造成無效數(shù)據(jù)的讀出（underflow）。

　　讀時鐘：讀操作所遵循的時鐘，在每個時鐘沿來臨時讀數(shù)據(jù)。 寫時鐘：寫操作所遵循的時鐘，在每個時鐘沿來臨時寫數(shù)據(jù)。 讀指針：指向下一個讀出地址。讀完后自動加1。 寫指針：指向下一個要寫入的地址的，寫完自動加1。 讀寫指針其實就是讀寫的地址，只不過這個地址不能任意選擇，而是連續(xù)的。

　　FIFO的分類

　　根均FIFO工作的時鐘域，可以將FIFO分為同步FIFO和異步FIFO。同步FIFO是指讀時鐘和寫時鐘為同一個時鐘。在時鐘沿來臨時同時發(fā)生讀寫操作。異步FIFO是指讀寫時鐘不一致，讀寫時鐘是互相獨立的。

　　FIFO設(shè)計的難點

　　FIFO設(shè)計的難點在于怎樣判斷FIFO的空/滿狀態(tài)。為了保證數(shù)據(jù)正確的寫入或讀出，而不發(fā)生益處或讀空的狀態(tài)出現(xiàn)，必須保證FIFO在滿的情況下，不能進(jìn)行寫操作。在空的狀態(tài)下不能進(jìn)行讀操作。怎樣判斷FIFO的滿/空就成了FIFO設(shè)計的核心問題。由于同步FIFO幾乎很少用到，這里只描述異步FIFO的空/滿標(biāo)志產(chǎn)生問題。

　　在用到觸發(fā)器的設(shè)計中，不可避免的會遇到亞穩(wěn)態(tài)的問題（關(guān)于亞穩(wěn)態(tài)這里不作介紹，可查看相關(guān)資料）。在涉及到觸發(fā)器的電路中，亞穩(wěn)態(tài)無法徹底消除，只能想辦法將其發(fā)生的概率將到最低。其中的一個方法就是使用格雷碼。格雷碼在相鄰的兩個碼元之間只由一位變換（二進(jìn)制碼在很多情況下是很多碼元在同時變化）。這就會避免計數(shù)器與時鐘同步的時候發(fā)生亞穩(wěn)態(tài)現(xiàn)象。但是格雷碼有個缺點就是只能定義2^n的深度，而不能像二進(jìn)制碼那樣隨意的定義FIFO的深度，因為格雷碼必須循環(huán)一個2^n，否則就不能保證兩個相鄰碼元之間相差一位的條件，因此也就不是真正的各雷碼了。第二就是使用冗余的觸發(fā)器，假設(shè)一個觸發(fā)器發(fā)生亞穩(wěn)態(tài)的概率為P，那么兩個及聯(lián)的觸發(fā)器發(fā)生亞穩(wěn)態(tài)的概率就為P的平方。但這回導(dǎo)致延時的增加。亞穩(wěn)態(tài)的發(fā)生會使得FIFO出現(xiàn)錯誤，讀/寫時鐘采樣的地址指針會與真實的值之間不同，這就導(dǎo)致寫入或讀出的地址錯誤。由于考慮延時的作用，空/滿標(biāo)志的產(chǎn)生并不一定出現(xiàn)在FIFO真的空/滿時才出現(xiàn)。可能FIFO還未空/滿時就出現(xiàn)了空/滿標(biāo)志。這并沒有什么不好，只要保證FIFO不出現(xiàn)overflow or underflow 就OK了。

　　很多關(guān)于FIFO的文章其實討論的都是空/滿標(biāo)志的不同算法問題。

　　在Vijay A. Nebhrajani的《異步FIFO結(jié)構(gòu)》一文中，作者提出了兩個關(guān)于FIFO空/滿標(biāo)志的算法。

　　第一個算法：構(gòu)造一個指針寬度為N+1，深度為2^N字節(jié)的FIFO（為便方比較將格雷碼指針轉(zhuǎn)換為二進(jìn)制指針）。當(dāng)指針的二進(jìn)制碼中最高位不一致而其它N位都相等時，F(xiàn)IFO為滿（在Clifford E. Cummings的文章中以格雷碼表示是前兩位均不相同，而后兩位LSB相同為滿，這與換成二進(jìn)制表示的MSB不同其他相同為滿是一樣的）。當(dāng)指針完全相等時，F(xiàn)IFO為空。這也許不容易看出，舉個例子說明一下：一個深度為8字節(jié)的FIFO怎樣工作（使用已轉(zhuǎn)換為二進(jìn)制的指針）。FIFO_WIDTH=8，F(xiàn)IFO_DEPTH= 2^N = 8，N = 3，指針寬度為N+1=4。起初rd_ptr_bin和wr_ptr_bin均為“0000”。此時FIFO中寫入8個字節(jié)的數(shù)據(jù)。wr_ptr_bin =“1000”，rd_ptr_bin=“0000”。當(dāng)然，這就是滿條件。現(xiàn)在，假設(shè)執(zhí)行了8次的讀操作，使得rd_ptr_bin =“1000”，這就是空條件。另外的8次寫操作將使wr_ptr_bin 等于“0000”，但rd_ptr_bin 仍然等于“1000”，因此FIFO為滿條件。

　　顯然起始指針無需為“0000”。假設(shè)它為“0100”，并且FIFO為空，那么8個字節(jié)會使wr_ptr_bin =“1100”，， rd_ptr_bin 仍然為“0100”。這又說明FIFO為滿。

　　在Vijay A. Nebhrajani的這篇《異步FIFO結(jié)構(gòu)》文章中說明了怎樣運用格雷碼來設(shè)置空滿的條件，但沒有說清為什么深度為8的FIFO其讀寫指針要用3+1位的格雷碼來實現(xiàn)，而3+1位的格雷碼可以表示16位的深度，而真實的FIFO只有8位，這是怎么回事？而這個問題在Clifford E. Cummings的文章中得以解釋。三位格雷碼可表示8位的深度，若在加一位最為MSB，則這一位加其他三位組成的格雷碼并不代表新的地址，也就是說格雷碼的0100表示表示7，而1100仍然表示7，只不過格雷碼在經(jīng)過一個以0位MSB的循環(huán)后進(jìn)入一個以1為MSB的循環(huán)，然后又進(jìn)入一個以0位MSB的循環(huán)，其他的三位碼仍然是格雷碼，但這就帶來一個問題，在0100的循環(huán)完成后，進(jìn)入1000，他們之間有兩位發(fā)生了變換，而不是1位，所以增加一位MSB的做法使得該碼在兩處：0100~1000，1100~0000有兩位碼元發(fā)生變化，故該碼以不是真正的格雷碼。增加的MSB是為了實現(xiàn)空滿標(biāo)志的計算。Vijay A. Nebhrajani的文章用格雷碼轉(zhuǎn)二進(jìn)制，再轉(zhuǎn)格雷碼的情況下提出空滿條件，僅過兩次轉(zhuǎn)換，而Clifford E. Cummings的文章中直接在格雷碼條件下得出空滿條件。其實二者是一樣的，只是實現(xiàn)方式不同罷了。

　　第二種算法：Clifford E. Cummings的文章中提到的STYLE #2。它將FIFO地址分成了4部分，每部分分別用高兩位的MSB 00 、01、 11、 10決定FIFO是否為going full 或going empty （即將滿或空）。如果寫指針的高兩位MSB小于讀指針的高兩位MSB則FIFO為“幾乎滿”，若寫指針的高兩位MSB大于讀指針的高兩位MSB則FIFO為“幾乎空”。

　　在Vijay A. Nebhrajani的《異步FIFO結(jié)構(gòu)》第三部分的文章中也提到了一種方法，那就是方向標(biāo)志與門限。設(shè)定了FIFO容量的75%作為上限，設(shè)定FIFO容量的25%為下限。當(dāng)方向標(biāo)志超過門限便輸出滿/空標(biāo)志，這與Clifford E. Cummings的文章中提到的STYLE #2可謂是異曲同工。他們都屬于保守的空滿判斷。其實這時輸出空滿標(biāo)志FIFO并不一定真的空/滿。

　　說到此，我們已經(jīng)清楚地看到，F(xiàn)IFO設(shè)計最關(guān)鍵的就是產(chǎn)生空/滿標(biāo)志的算法的不同產(chǎn)生了不同的FIFO。但無論是精確的空滿還是保守的空滿都是為了保證FIFO工作的可靠。