O 引言

??? 目前市面上有多種數據采集卡，但其應用都具有一定的局限性，不可能完全滿足用戶的需求。本文介紹的數據采集卡可應用于某視頻圖像采集系統中，數據源發送多路同步串行數據，然后經過數據采集卡傳入上位機用以進行后續分析。上位機向外寫控制字并轉換后以異步串行方式輸出。用以控制視頻圖像的采集。本系統將PCI接口邏輯和其他用戶邏輯集成于一片FPGA中，因而大大節省了資源，便于進行串口擴展及其他功能的添加，性能良好，用途廣泛。

1 PCI總線

??? PCI總線是一種高性能的局部總線，具有32位可升級到64位的、獨立于CPU的總線結構。工作頻率為33／66 MHz，最高傳送速度可達132 MB／s(32位、33 MHz)或528 MB／s(64位、66 MHz)。
??? PCI總線定義了Memory(存儲器)空間、I／O(輸入／輸出)空間和配置空間3種地址空間，并具有兩種工作模式：其中主模式下的PCI設備具有總線控制權，可以實現DMA傳輸；而被主設備控制進行通信的稱為從模式(TARGET)。
1．1 PCI總線的配置空間
??? 所有的PCI設備都必須實現配置空間，該空間分為首部區和設備有關區。首部區中的強制性寄存器有：供應商代碼(Vendor ID)寄存器用于標明設備制造商)，設備代碼(Device ID)寄存器(用于指明特定的設備，它由供應商分配)，版本識別(Revision ID)寄存器，首部類型(He-ader Type)寄存器和類別寄存器(Class Code)。以上五個寄存器均可用于PCI總線上設備的識別。另外，首部區中還有兩種必須實現的寄存器：其中命令寄存器用于存放PCI命令，而設備狀態寄存器則用于記錄PCI的狀態信息。
??? 操作系統在啟動時應判斷系統中有多少存儲器、以及I／O設備需要多少地址空間，然后建立統一的地址映射關系，這時的PCI設備需要用到基地址寄存器。另外，若要實現中斷，還必須設置中斷引腳(Interrupt Pin)寄存器和中斷線(Interrupt Line)寄存器。
1．2 PCI總線的中斷機制
??? PCI總線的硬件中斷方式分為邊沿觸發和電平觸發，PCI設備為低電平觸發(level-sensitive)。PCI總線上有4條中斷請求信號線：INTA ，中斷引腳寄存器的值01H～04H分別對應4條中斷線，單功能PCI設備只能使用INTA#。此外，使用了中斷引腳的設備還必須實現中斷線寄存器。POST例程(加電自檢測程序)在進行系統初始化和配置時還要將中斷線信息寫入該寄存器。PCI總線中斷是可以共享的，這一方面解決了中斷資源緊張的問題，但另一方面也會給PCI中斷的實現帶來麻煩。

2 系統硬件實現

2．1 PCI配置寄存器的設置
??? Altera公司的PCI編譯器(PCI Compiler)提供有使用Altera器件實現PCI接口設計的完全解決方案。其中包括4種PCI接口兆核函數(PCI IP)及相關測試平臺。
??? 通過PCI編譯器的IP工具臺或直接編輯生成的兆核函數頭文件可以設置并修改PCI的配置空間信息，本系統的主要配置信息如下：

?
2．2 PCI T32兆核函數的內部結構及外圍信號
??? PCI Compiler提供的四種PCI IP包括PCI_M64／32、64／32位的主模式接口和PCI_T64／32、64／32位的從模式接口。本系統通過PCI接口與PC機傳輸32位數據，并由上位機應用程序控制系統工作。故該系統工作于32位從模式，即本系統的PCI接口使用PCI_T32模塊來實現，該模塊的內部功能及外圍信號如圖1所示。?

參數配置寄存器(Parameterizde Configuration Registers)是符合PCI規范的所有配置的寄存器，可用于識別設備、控制PCI總線功能、提供PCI總線狀態等，PCI側從模式控制模塊(PCI Target Control)用于控制PCI_T32與PCI總線的各種操作，而用戶側從模式控制模塊(Local Target Control)則用于控制PCI_T32與用戶邏輯的各種操作。
??? PCI_T32上PCI總線一側的信號是符合PCI協議的標準信號，該信號Local側的信號為Altera PCI IP特有的與用戶邏輯接口的信號，起著關鍵作用。其中：
??? l_adi[31：0]為地址／數據輸入信號；
??? l_dato[31：0]為數據輸出信號；
??? l_adro [31：0]為地址輸出信號，讀操作時，可將PCI側地址／數據信號AD[31：0]上的第一個有效周期(即地址期)的數據輸出；
??? l_emdo[3：0]為命令輸出信號，其位定義及時序符合PCI規范，其為0010時為I／O讀操作，為0011時為I／O寫操作、為0110時為內存讀操作。為0111時為內存寫操作，為1010時為配置空間讀，為1011時為配置空間寫，用戶對這組信號進行譯碼可知其當前PCI總線上設備的操作情況；
??? l_irqn為用戶中斷請求信號，由于PCI總線為低電平中斷，所以，用戶邏輯若要發出PCI中斷請求，就必須將低脈沖送入l_irqn。實驗證明，低脈沖持續時間須在4～8μs之間，持續時間過短會出現丟失中斷現象，而時間過長時，操作系統又會重復響應同一個中斷請求；
??? l_tsr[11：0]可用于控制local目標設備狀態寄存器，其中D0～D5位分別對應BAR0～BAR5，哪位有效代表哪個BAR被選中；
??? l_dxfrn為輸出信號，表示local目標設備數據傳輸成功。
2．3 FAGA邏輯設計
??? 一個數據采集系統若要穩定可靠地采集數據，都需要設置合適的數據緩沖區，本系統的數據緩沖區由FPGA內部IP核實現。圖2所示為FPGA內部的PCI接口及數據緩沖區框圖。
?