偏置電壓是通過使用外部梯形電阻網絡（電路見下圖）而產生。因為梯形電阻網絡連接在VDD和Vss之間，所以會有電流通過梯形電阻網絡，電流大小與電阻成反比。也就是說，電阻越大，通過梯形電阻網絡的電流就越小。如果使用10kΩ電阻，且VDD=5V，則梯形電阻網絡將不斷消耗166μA的電流。這對于一些使用電池供電的應用來說是很大的電流。

如何最大程度增大電阻，而又不會對顯示質量產生負面影響？一些基本的電路分析可以幫助確定梯形網絡中電阻增大的程度。

LCD模塊實際上就是一個模擬多路開關，它交替地將LCD電壓連接到各個段和公共引腳（段電極和公共電極交叉于每一個LCD像素點）。LCD像素可用電容進行模擬。梯形電阻網絡中的每個分接點可以用戴維南（Thevenin）等效電路進行模擬。對于VLCD3和VLCD0，戴維南電阻為0；如它不為0的兩種情況，即對于VLCD2和VLCD1。

電路可以簡化為如下圖所示的電路。

RSW是段多路開關的電阻；RCOM是公共多路開關的電阻。

對于戴維南電阻不為0的情況，戴維南電壓等于2/3 VDD或1/3 VDD。戴維南電阻等于梯形電阻網絡上部和下部的串聯電阻，其估算電阻的等效電路見右圖所示。

例如．可以用RC電路來模擬單個像素的驅動器，在該電路中電壓在0V～VLCD2之間切換。對于LCD和PIC單片機，可以估算段和公共開關電路的電阻分別大約為4.7kΩ和0.4kΩ。可以看到，經過像素的電壓從0變為VTH的時間將取決于像素的電容和總電阻，而梯形電阻網絡戴維南電阻構成了總電阻最主要的部分。

經過像素（等效電路見下圖所示）的電壓的階躍響應遵循以下公式：

通過處理公式．可以看到，像素電壓達到偏置電壓98%所需的時間等于4個時間常數（其階躍響應見左圖）。

現在，需要估算電容。電容大小正比于像素的面積。我們可以測量像素的面積，并根據以下公式估算電容。很顯然，較大的顯示器（如數字墻鐘）將具有較大的像素和較高的電容。

希望時間常數遠小于LCD驅動波形的周期，以便最大程度地減少在VPIXEL上升到VTH的時間段內出現一個以上的LCD驅動波形的可能性。如果希望RC等于100μs，那么總電阻可以根據以下公式計算：

RTOTAL=l00μs/45pF=2.22MΩ

RTH=2.22MΩ-5.1kΩ≈2.2MΩ

LCD模塊內的開關電路電阻相對于該電阻來說很小，所以梯形電阻網絡在VLCD2和VLCD1時的戴維南電阻可以視為就是RTOTAL。然后，可以計算R的值，從而得到正確的戴維南電阻。

R=3RTH/2=3.3MΩ

現在．可以計算通過梯形電阻網絡的電流（假設使用3.3MΩ的電阻）。

RLADDER=9.9MΩ，ILADDER=5V/9.9M=0.5μA

使用該過程估算梯形電阻網絡的最大電阻值，將可以顯著降低LCD應用的功耗。不要忘記觀察顯示屏在其工作條件下（如溫度、電壓，甚至是濕度）的顯示情況．以確保對比度和顯示質量良好。
責任編輯；zl