ADC的主要參數(shù)指標(biāo)分為靜態(tài)參數(shù)和動(dòng)態(tài)參數(shù)兩類，基于這兩類指標(biāo)，本文將對(duì)先楫半導(dǎo)體HPM6750 MCU片內(nèi)16位ADC的精度進(jìn)行全面測(cè)試，一起看看結(jié)果怎么樣。

ADC參數(shù)測(cè)試原理

1、ADC參數(shù)

國(guó)內(nèi)16位SAR型ADC芯片目前較少，MCU內(nèi)置16位SAR型ADC的則更少。如何衡量ADC的性能，參考S*公司帶有16位ADC的MCU芯片S**32H750手冊(cè)，分為靜態(tài)參數(shù)、動(dòng)態(tài)參數(shù)兩部分，如表 1.1、表 1.2所示。

靜態(tài)參數(shù)主要有差分非線性（DNL）、積分非線性（INL），衡量ADC測(cè)量直流及低頻信號(hào)時(shí)的性能。

表 1.1 ADC的靜態(tài)參數(shù)（S**32H750）

動(dòng)態(tài)參數(shù)主要有有效位數(shù)（ENOB）、信噪失真比（SINAD）、信噪比（SNR）、總諧波失真（THD），衡量ADC測(cè)量交流動(dòng)態(tài)信號(hào)時(shí)的性能，例如測(cè)試1KHz正弦波。

表 1.2 ADC的動(dòng)態(tài)參數(shù)（S**32H750）

1.2 IEEE1241標(biāo)準(zhǔn)

IEEE1241對(duì)ADC器件的指標(biāo)參數(shù)和測(cè)試方法進(jìn)行定義，是一種為ADC器件廠家制定的標(biāo)準(zhǔn)。ADI和TI等廠家的獨(dú)立ADC芯片、MCU廠家的片內(nèi)ADC，均遵循該標(biāo)準(zhǔn)的方法，進(jìn)行靜態(tài)參數(shù)和動(dòng)態(tài)參數(shù)的測(cè)試。 IEEE1241于2000年發(fā)布，較新的版本為IEEE1241-2010。ADC測(cè)試評(píng)估的主要任務(wù)是確定其電壓傳輸關(guān)系，理想情況下輸入電壓與ADC輸出代碼中點(diǎn)的傳輸關(guān)系是一條直線，每個(gè)輸出代碼的寬度相同。實(shí)際的電壓傳輸關(guān)系不同于理想情況，IEEE1241標(biāo)準(zhǔn)給出了幾種可選的測(cè)試步驟和方法。一種方法是使用斜坡電壓信號(hào)，通過復(fù)雜的伺服環(huán)路系統(tǒng)，使用比被測(cè)ADC分辨率高得多的DAC，精確步進(jìn)，得到被測(cè)ADC各個(gè)LSB的實(shí)際跳變電壓。 另一種方法是使用正弦波信號(hào)，該信號(hào)必須具有比被測(cè)ADC預(yù)期信噪失真比（SINAD）至少高20 dB的總諧波失真和噪聲。例如，一個(gè)理想16位ADC具有98dB的信噪比（SNR），假設(shè)沒有失真，那么SINAD就為98dB。要想對(duì)該ADC進(jìn)行測(cè)試，要求使用一個(gè)-118dB以上THD+N的正弦波信號(hào)。該低失真正弦信號(hào)，可以通過多階帶通濾波器實(shí)現(xiàn)，硬件相對(duì)簡(jiǎn)單。因此使用正弦波信號(hào)，是目前主要的ADC測(cè)試方法。

EEE1241標(biāo)準(zhǔn)的各章節(jié)中，給出了基于正弦波信號(hào)和統(tǒng)計(jì)直方圖，實(shí)現(xiàn)靜態(tài)參數(shù)DNL、INL，動(dòng)態(tài)參數(shù)ENOB、SINAD、SNR、THD的測(cè)試方法和計(jì)算公式。

【6.4節(jié)】給出ADC電壓傳輸關(guān)系的測(cè)試方法。使用一個(gè)幅度稍微超過ADC測(cè)量范圍的純正正弦波，輸入到ADC，獲取多個(gè)連續(xù)的采樣數(shù)據(jù)并統(tǒng)計(jì)直方圖，由公式（27）計(jì)算電壓傳輸關(guān)系。

其中，T[k]是第k個(gè)二進(jìn)制代碼對(duì)應(yīng)的電壓值，Hc[k-1]是累計(jì)直方圖，S是總采樣點(diǎn)數(shù)。該節(jié)還給出了正弦波頻率和ADC采樣頻率的選擇，每次采集的數(shù)據(jù)點(diǎn)數(shù)，總的采集數(shù)據(jù)點(diǎn)數(shù)，正弦波幅度過載量要求。 【7.4.1節(jié)】給出增益誤差G、失調(diào)電壓Vos的測(cè)試方法和計(jì)算公式，基于對(duì)T[k]的最小二乘法擬合。

【8.2節(jié)】給出積分非線性INL的測(cè)試方法。測(cè)量值T[k]校正增益和失調(diào)誤差之后，與理想值Tnom[k]相減，它們的差值代入公式（40），計(jì)算輸出碼k處的積分非線性ε[k]。

由公式（40）將LSB單位的INL，換算成百分比形式。

【8.4節(jié)】給出差分非線性DNL的測(cè)試方法，由公式（43）計(jì)算。當(dāng)DNL[k]＜0.9時(shí)，輸出碼k被定義為缺失碼（missing code）。

【8.8節(jié)】給出總諧波失真THD的測(cè)試方法。ADC 對(duì)周期信號(hào)進(jìn)行采樣時(shí)，動(dòng)態(tài)誤差和積分非線性都會(huì)導(dǎo)致諧波失真，總諧波失真用于量化此類影響。總諧波是指一組目標(biāo)諧波分量的均方根值（二次、三次等）與所施加信號(hào)均方根值的比值，由公式（50）計(jì)算。

該節(jié)給出了目標(biāo)諧波的次數(shù)要求，由輸入正弦波的最低9個(gè)諧波組成，包括第2次到第10次。用于計(jì)算的采樣數(shù)據(jù)中，應(yīng)該包含整數(shù)個(gè)輸入正弦波周期，以最小化頻譜泄漏，例如10個(gè)整周期。

【9.2~9.4節(jié)】給出SINAD、SNR、ENOB的測(cè)試方法。將指定頻率和幅度的純正正弦波輸入到ADC，首選幅度接近滿量程的大信號(hào)，但是不能出現(xiàn)削波（例如95%FS信號(hào)）。首先計(jì)算噪聲和失真NAD，通過計(jì)算測(cè)量數(shù)據(jù)波形的DFT頻譜，從頻譜中刪除直流和測(cè)試頻率處的分量后，所有剩余傅立葉分量的和方根是NAD，由公式（67）計(jì)算。

通過將NAD和Arms代入公式（66），計(jì)算SINAD。

通過將NAD、Arm、THD代入公式（69）和（68），計(jì)算SNR。

通過將NAD代入公式（70），計(jì)算ENOB。其中εQ是理想的量化誤差rms值，等于LSB/√12。

根據(jù)IEEE1241標(biāo)準(zhǔn)的以上計(jì)算過程和公式，編寫科學(xué)計(jì)算軟件代碼，可以實(shí)現(xiàn)各參數(shù)的測(cè)量。

測(cè)試環(huán)境搭建

2.1 硬件框圖

ADC測(cè)試的硬件由正弦波信號(hào)源、HPM6750測(cè)試板、USB轉(zhuǎn)TTL線、U盤等組成，如圖 2.1所示。正弦波信號(hào)源通過SMA連接線，連到HPM6750測(cè)試板。

圖 2.1 測(cè)試環(huán)境硬件框圖

靜態(tài)參數(shù)測(cè)試時(shí)，需要大量采樣數(shù)據(jù)，采樣數(shù)據(jù)先存儲(chǔ)在HPM6750測(cè)試板的內(nèi)存中，之后多份采樣數(shù)據(jù)存儲(chǔ)到U盤中。動(dòng)態(tài)參數(shù)測(cè)試時(shí)，需要的采樣數(shù)據(jù)較少，采集完成之后直接通過HPM6750的UART打印，由TTL轉(zhuǎn)USB線傳輸?shù)?a target="_blank">電腦進(jìn)行計(jì)算。

電腦上需要的軟件工具如表 2.1所示。

表 2.1 測(cè)試所需的軟件工具

2.2 正弦波信號(hào)源

用于測(cè)試的正弦波信號(hào)需要具有比被測(cè)ADC預(yù)期信噪失真比（SINAD）高20 dB左右的總諧波失真和噪聲。一個(gè)理想16位ADC具有98dB的信噪比（SNR），如果沒有失真，SINAD為98dB。因此，需要一個(gè)-118dB以上THD+N的正弦波信號(hào)對(duì)16位ADC進(jìn)行測(cè)試。

本測(cè)試使用TI 的PSIEVM精密信號(hào)注入器，板上有8階帶通濾波器生成低失真正弦波，THD參數(shù)為-123dB，以符合測(cè)試要求。PSIEVM板如圖 2.2所示，它的正弦波輸出頻率固定為2KHz，輸出幅度和直流偏移電壓可調(diào)，配套有PC端的GUI界面進(jìn)行設(shè)置。

圖 2.2 正弦波信號(hào)源PSIEVM板

需要注意PSIEVM板的輸出阻抗，需要手工改成50Ω。

2.3 外圍電路要求

HPM6750片內(nèi)ADC的外圍電路設(shè)計(jì)，對(duì)保證ADC的信噪比，至關(guān)重要。SAR型ADC可以等效理解為一個(gè)多輸入端口的比較器，模擬電源AVDD、基準(zhǔn)輸入VREFH、接地平面、輸入通道上的噪聲直接影響ADC輸出代碼的跳動(dòng)。 本測(cè)試使用專用的HPM6750測(cè)試板，如圖 2.3。 圖 2.3 HPM6750測(cè)試板

HPM6750測(cè)試板的ADC外圍電路處理方式如下文所述，硬件設(shè)計(jì)時(shí)建議參考處理。 【模擬電源AVDD】通過LDO從數(shù)字電源5V獲得低噪聲模擬電源。需要注意LDO的電源抑制比在10kHz及以上頻率時(shí)下降，導(dǎo)致高頻紋波和尖峰噪聲仍可以傳導(dǎo)至LDO輸出。建議在LDO之前加入10Ω左右電阻和磁珠與輸入端10uF左右電容，形成低通濾波，濾除高頻紋波與尖峰噪聲。

【基準(zhǔn)VREFH】基準(zhǔn)電路設(shè)計(jì)包括兩部分：電容選取、基準(zhǔn)噪聲。VREFH管腳位置的大電容是片內(nèi)SAR型ADC的一部分，此類ADC基于開關(guān)電容電荷重新分配原理，在確定輸出代碼LSB過程中，需要從VREFH管腳獲得瞬態(tài)電荷。例如，使用了兩個(gè)10uF的X5R材質(zhì)低ESR陶瓷電容和104電容并聯(lián)，并且在PCB布局時(shí)以盡量短的走線和覆銅連接到VREFH管腳，電容的接地焊盤需要就進(jìn)放置多個(gè)過孔至PCB接地平面，以降低連接阻抗。 基準(zhǔn)的噪聲需要選擇低噪聲基準(zhǔn)。例如，使用了低成本的AZ432搭建3.1V基準(zhǔn)，低頻噪聲10uVpp，典型溫漂20ppm。對(duì)溫漂有更高要求時(shí)，可以選用TPR3525，低頻噪聲50uVpp，典型溫漂10ppm。

【接地平面】AGND和VREHL管腳需要就近放置過孔，連接到接地平面。PCB布局時(shí)需要把模擬器件、數(shù)字器件分區(qū)域放置，引導(dǎo)數(shù)字信號(hào)的開關(guān)電流不流經(jīng)模擬電路的低平面，以避免串入數(shù)字開關(guān)噪聲。詳細(xì)地平面設(shè)計(jì)說明參考資料[6]。

【輸入通道】需要注意，本測(cè)試中輸入通道不能有普通電容，普通電容的容量隨輸入電壓變化，使得低通截止頻率變化，會(huì)引入明顯失真。正常使用時(shí)，輸入通道需要限制信號(hào)帶寬，例如加入RC低通濾波，限制寬帶噪聲。

使用以上處理，HPM6750測(cè)試板的測(cè)試數(shù)據(jù)詳見5.1節(jié)的表5.1。

靜態(tài)參數(shù)測(cè)試

3.1 測(cè)試條件

使用正弦波輸入信號(hào)，基于概率密度原理和累計(jì)直方圖測(cè)試DNL、INL。當(dāng)輸入信號(hào)是理想正弦波時(shí)，ADC以固定頻率采集，所輸出數(shù)字代碼的出現(xiàn)概率，理論上為固定值，如圖 3.1所示。出現(xiàn)概率通過某一數(shù)字代碼的出現(xiàn)次數(shù)，除以總采樣點(diǎn)數(shù)計(jì)算。各個(gè)輸出數(shù)字代碼的測(cè)試出現(xiàn)概率，與理想出現(xiàn)概率之間的差值，是這個(gè)代碼的寬度誤差。統(tǒng)計(jì)最大寬度誤差，得到差分非線性DNL。得到DNL之后，DNL的累計(jì)誤差是積分非線性INL。

圖 3.1 正弦波輸入時(shí)的ADC輸出代碼直方圖

圖 3.1的直方圖高度非線性，不能直接計(jì)算，通過累計(jì)直方圖實(shí)現(xiàn)積分計(jì)算，可以實(shí)現(xiàn)直方圖線性化（參考資料[3]）。IEEE1241標(biāo)準(zhǔn)6.4、7.4、8.2、8.4節(jié)，給出了以上基于正弦波信號(hào)和概率密度直方圖方法的計(jì)算過程、公式、及測(cè)試條件。

結(jié)合IEEE1241中6.4節(jié)要求，本測(cè)試實(shí)際使用測(cè)試條件設(shè)置如圖 3.1所示。

表 3.1 靜態(tài)參數(shù)測(cè)試條件

【輸入信號(hào)幅度】IEEE1241的6.4節(jié)描述，輸入信號(hào)幅度需要輕微超出ADC測(cè)量范圍，過載量根據(jù)輸入噪聲而定。因?yàn)樵谳斎胝也ǖ牟ǚ濉⒉ü任恢茫珹DC兩個(gè)臨近輸出代碼對(duì)應(yīng)的輸入電壓差小，容易受噪聲影響。本測(cè)試中，選用10%過載量，根據(jù)ADC輸入范圍0~3.1V，PSIEVM輸出正弦波幅度設(shè)置為-0.3~3.4V，offset設(shè)置為1.55V。

【ADC采樣速率】IEEE1241的6.4.1節(jié)描述，采樣速率和輸入信號(hào)頻率必須互為質(zhì)數(shù)，實(shí)現(xiàn)均勻遍歷到所有的ADC輸出代碼。本測(cè)試中，輸入正弦波頻率2KHz，采樣速率664Ksps，每個(gè)周期獲得332個(gè)采樣點(diǎn)，具有332個(gè)不同輸出代碼，通過小數(shù)位頻率和大量采樣點(diǎn)，實(shí)現(xiàn)均勻遍歷所有的輸出代碼。

【采樣點(diǎn)數(shù)】IEEE1241的6.4.1節(jié)描述，每一次采集的連續(xù)采樣點(diǎn)數(shù)，包含整數(shù)個(gè)輸入信號(hào)周期。這樣保證每次的采樣點(diǎn)在0~2π的相位上均勻分布。因?yàn)闀?huì)使得多次采集的數(shù)據(jù)進(jìn)行拼接時(shí)，輸出代碼的出現(xiàn)概率均勻分布。本測(cè)試中，每次采樣點(diǎn)數(shù)約120K。 IEEE1241的6.4.3節(jié)描述，根據(jù)概率密度進(jìn)行測(cè)試時(shí)，樣本數(shù)量與測(cè)試精度、置信度的計(jì)算公式。本測(cè)試中使用大約30M采樣點(diǎn)進(jìn)行計(jì)算，存儲(chǔ)在U盤中。

3.2 測(cè)試步驟

靜態(tài)參數(shù)測(cè)試時(shí)，單次的連續(xù)采樣數(shù)據(jù)，MCU先存儲(chǔ)在HPM6750測(cè)試板的內(nèi)存中，然后順序存到U盤中，將多份采樣數(shù)據(jù)拼接成幾十兆采樣點(diǎn)的數(shù)據(jù)記錄文件，用于參數(shù)計(jì)算。測(cè)試的步驟如下。

(1) PC上位機(jī)設(shè)定正弦波信號(hào)源PSIEVM的頻率頻率、幅度、失調(diào)，使能輸出；

(2) Segger Embedded Studio環(huán)境中啟動(dòng)ADC采集數(shù)據(jù)，并存儲(chǔ)到U盤；

(3) U盤中的數(shù)據(jù)記錄文件復(fù)制到電腦，數(shù)據(jù)文件的路徑寫入科學(xué)計(jì)算軟件；

(4) 運(yùn)行科學(xué)計(jì)算軟件代碼計(jì)算DNL、INL；

(5) 查看科學(xué)計(jì)算軟件輸出的圖表和數(shù)據(jù)。

3.3 測(cè)試數(shù)據(jù)

本測(cè)試中從U盤讀取的33M采樣數(shù)據(jù)文件大小為128MB，導(dǎo)入科學(xué)計(jì)算軟件獲得的輸出代碼直方圖如圖 3.2所示，其中橫軸X為ADC的輸出代碼值，縱軸Y為該代碼的出現(xiàn)次數(shù)，以對(duì)數(shù)坐標(biāo)顯示。可以看到圖 3.2包含了0~65535個(gè)輸出代碼，符合16位ADC的輸出代碼個(gè)數(shù)。

圖 3.2 采樣數(shù)據(jù)直方圖

3.3.1 DNL

采樣數(shù)據(jù)通過科學(xué)計(jì)算軟件計(jì)算得到的DNL，如圖 3.3所示，DNL最大值為+1.1~-0.92LSB。

圖 3.3 DNL測(cè)試數(shù)據(jù)

3.3.2 INL

采樣數(shù)據(jù)通過科學(xué)計(jì)算軟件計(jì)算得到的INL，如圖 3.4所示，INL最大值為+4~-4.2LSB。

圖 3.4 INL測(cè)試數(shù)據(jù)

3.3.3 小結(jié)

根據(jù)以上測(cè)試數(shù)據(jù)，HPM6750片內(nèi)16位ADC測(cè)得DNL為+1.1/-0.92LSB，INL為+4/-4.2LSB。

動(dòng)態(tài)參數(shù)測(cè)試

4.1 測(cè)試條件

使用正弦波輸入信號(hào)，基于FFT頻譜分析，從頻譜成分計(jì)算出SINAD、ENOB、SNR、THD參數(shù)。將噪聲和諧波成分等效到ADC輸入端，根據(jù)理想ADC的信噪比公式，可以得到有效位數(shù)ENOB。IEEE1241的9.2~9.4節(jié)，描述基于FFT方法的ENOB等參數(shù)計(jì)算過程、公式、及測(cè)試條件。

結(jié)合IEEE1241要求，本測(cè)試實(shí)際使用測(cè)試條件設(shè)置如表 1.1所示。

表 4.1 動(dòng)態(tài)參數(shù)測(cè)試條件

【輸入信號(hào)幅度】IEEE1241的9.2.3節(jié)描述，輸入信號(hào)幅度接近ADC的滿量程，但是不能出現(xiàn)削波。因?yàn)樾旁氡萐NR和失真THD直接和輸入信號(hào)幅值相關(guān)，但是幅度過大，接近削波時(shí)，將出現(xiàn)明顯失真。本測(cè)試中選用93%FS，根據(jù)ADC輸入范圍0~3.1V，PSIEVM輸出正弦波幅度設(shè)置為0.0775~3.0225V，offset設(shè)置為1.55V。

【采樣速率】IEEE1241的9.3節(jié)描述，可選相干采樣，或非相干采樣加窗。本測(cè)試中選用后者，為了衡量ADC性能，采樣速率選用最高值2MSPS。

【采樣點(diǎn)數(shù)】IEEE1241的9.4.3節(jié)描述，采樣點(diǎn)數(shù)增加時(shí)，隨機(jī)噪聲對(duì)正弦波測(cè)試結(jié)果的影響降低，可重復(fù)性更好。采樣點(diǎn)數(shù)不應(yīng)過多，以免正弦波信號(hào)源或ADC時(shí)鐘信號(hào)中的頻率漂移或相位噪聲影響結(jié)果。本測(cè)試中選用20個(gè)整周波采樣點(diǎn)數(shù)，即20K samples。

4.2 測(cè)試步驟

動(dòng)態(tài)參數(shù)測(cè)試時(shí)，采樣數(shù)據(jù)需要較少，ADC采集20個(gè)輸入信號(hào)周期的連續(xù)數(shù)據(jù)，采集完成之后通過HPM6750的UART打印，通過TTL轉(zhuǎn)USB線傳輸?shù)诫娔X進(jìn)行計(jì)算。

(1) PC上位機(jī)設(shè)定正弦波信號(hào)源PSIEVM的頻率頻率、幅度、失調(diào)，使能輸出；

(2) Segger Embedded Studio環(huán)境中啟動(dòng)ADC采集數(shù)據(jù)，并通過UART打印；

(3) 采樣數(shù)據(jù)文件的路徑寫入科學(xué)計(jì)算軟件；

(4) 運(yùn)行科學(xué)計(jì)算軟件代碼計(jì)算ENOB等參數(shù)；

(5) 查看科學(xué)計(jì)算軟件輸出的圖表和數(shù)據(jù)。

4.3 測(cè)試數(shù)據(jù)

本測(cè)試中從UART打印20K點(diǎn)數(shù)據(jù)，導(dǎo)入科學(xué)計(jì)算軟件看到的原始數(shù)據(jù)波形如圖 4.1所示，可以看到波形幅值接近滿量程。

圖 4.1 動(dòng)態(tài)參數(shù)測(cè)試數(shù)據(jù)的原始波形

4.4 ENOB、SINAD、SNR、THD

通過科學(xué)計(jì)算軟件計(jì)算輸出的頻譜如圖 4.2，藍(lán)色是輸入信號(hào)，紅色是諧波，黑色是噪聲。

圖 4.2 動(dòng)態(tài)參數(shù)測(cè)試數(shù)據(jù)的頻譜

通過科學(xué)計(jì)算軟件計(jì)算輸出的動(dòng)態(tài)參數(shù)值如表 4.2。需要注意動(dòng)態(tài)參數(shù)測(cè)試與噪聲相關(guān)，容易受干擾，需參考2.3節(jié)的描述仔細(xì)設(shè)計(jì)ADC外圍電路。

表 4.2 動(dòng)態(tài)參數(shù)測(cè)試數(shù)據(jù)

HPM6750片內(nèi)16位ADC的采樣速率最高可以設(shè)置至4MSPS，這種情況下的動(dòng)態(tài)參數(shù)測(cè)試值如表 4.3。可以看到，ENOB等參數(shù)有一定幅度下降，需要更高采樣速率而不是更高精度時(shí)，可以選擇使用該設(shè)置。

表 4.3 動(dòng)態(tài)參數(shù)測(cè)試數(shù)據(jù)（4MSPS）

4.5 小結(jié)

根據(jù)以上測(cè)試數(shù)據(jù)，HPM6750片內(nèi)16位ADC在2MSPS最高采樣速率下，測(cè)得ENOB為12.1位，SINAD為74.6dB，SNR為74.7dB，THD為-88.9dB。

采樣速率最高可支持至4MSPS，測(cè)得ENOB為11位。

測(cè)試總結(jié)

5.1 實(shí)測(cè)參數(shù)與手冊(cè)參數(shù)對(duì)比

匯總以上測(cè)試數(shù)據(jù)，HPM6750片內(nèi)16位ADC的靜態(tài)參數(shù)和動(dòng)態(tài)參數(shù)如表 5.1所示。表中與HPM6750手冊(cè)中的參數(shù)進(jìn)行了對(duì)比，可以看到實(shí)測(cè)參數(shù)基本與手冊(cè)符合。

表 5.1 實(shí)測(cè)參數(shù)與手冊(cè)參數(shù)

如下表，靜態(tài)參數(shù)部分與國(guó)外領(lǐng)先廠家的同類型SOC片內(nèi)16位ADC參數(shù)進(jìn)行對(duì)比。HPM6750的靜態(tài)參數(shù)較好，DNL優(yōu)于對(duì)比型號(hào)。INL約為±4LSB，優(yōu)于S**32H750，與Lxx553x接近。

表 5.2 與國(guó)外廠家的靜態(tài)參數(shù)對(duì)比

如下表，動(dòng)態(tài)參數(shù)部分與國(guó)外領(lǐng)先廠家的同類型SOC片內(nèi)16位ADC參數(shù)進(jìn)行對(duì)比。HPM6750的動(dòng)態(tài)參數(shù)與對(duì)比型號(hào)基本在同一水平，ENOB為12.1位，S**32H750為12.2位，Lxx553x為11.8位。

表 5.3 與國(guó)外廠家的動(dòng)態(tài)參數(shù)對(duì)比

通過以上對(duì)比，HPM6750片內(nèi)16位ADC的實(shí)測(cè)數(shù)據(jù)具有與同類型號(hào)S**32H750、Lxx553x幾乎等同的性能，ENOB有效位數(shù)為12位，INL較好約±4LSB。

5.2 有效位數(shù)的區(qū)別

對(duì)于高分辨率ADC，關(guān)注實(shí)際能做到多少位，但是大部分情況下不具備搭建IEEE1421中正弦波測(cè)試環(huán)境的條件，測(cè)試有效位數(shù)ENOB。通常使用測(cè)量DC電壓的方式，統(tǒng)計(jì)輸出數(shù)據(jù)不跳動(dòng)的位數(shù)，檢查ADC的無噪聲分辨率NFR。需要區(qū)分無噪聲分辨率NFR，不等同于手冊(cè)中的有效位數(shù)ENOB。NFR是測(cè)量直流或低頻信號(hào)時(shí)，所關(guān)注的不跳動(dòng)位數(shù)，而ENOB是測(cè)量交流動(dòng)態(tài)信號(hào)關(guān)注的有效位數(shù)。NFR測(cè)量的是噪聲的峰峰值，但沒有包括ADC的非線性，ENOB測(cè)量的是噪聲的均方值，還包括了ADC的非線性。高速ADC的手冊(cè)中通常只標(biāo)注動(dòng)態(tài)參數(shù)ENOB，沒有標(biāo)注NFR，但是在ADC的非線性遠(yuǎn)小于噪聲的峰峰值的情況下，可以從動(dòng)態(tài)參數(shù)ENOB，估算能夠獲得的NFR。

【無噪聲分辨率NFR的測(cè)試方法及計(jì)算】無噪聲分辨率衡量ADC能夠測(cè)量到最小直流信號(hào)，測(cè)試方法：輸入端接地，或連接到一個(gè)通過大電容深度去耦低噪聲的直流電壓，然后采集大量采樣點(diǎn)，并將其表示為直方圖。外圍電路設(shè)計(jì)良好時(shí)，等效到ADC輸入端的噪聲為白噪聲，直方圖呈正態(tài)分布。直方圖的代碼分布個(gè)數(shù)，表示峰峰值噪聲，對(duì)應(yīng)無噪聲分辨率。

【有效位數(shù)ENOB的測(cè)試方法及計(jì)算】有效位數(shù)衡量ADC能夠測(cè)量到的最小交流信號(hào)。測(cè)試方法：輸入正弦信號(hào)，對(duì)采樣數(shù)據(jù)進(jìn)行FFT分析，計(jì)算所有噪聲（包括量化噪聲）和失真項(xiàng)的和方根值SINAD，并等效為ADC輸入噪聲，代替SNR，根據(jù)理想N位ADC的理論SNR公式，換算位數(shù)N。

SNR = 6.02N + 1.76dB

【通過ENOB估算NFR】根據(jù)參考資料[5]，針對(duì)交流輸入信號(hào)的ENOB，與直流低頻信號(hào)的無噪聲分辨率NFR，有如下的換算關(guān)系：

ENOB = NFR+0.92

對(duì)于直流低頻信號(hào)，ADC的ENOB約比NFR大1位（0.92位）。但是以上計(jì)算過程，沒有考慮ADC非線性，外圍電路噪聲、以及輸入信號(hào)噪聲影響，是理想情況下能獲得的無噪聲分辨率NFR。實(shí)際電路中，NFR與外圍電路直接相關(guān)，ADC外圍AVDD管腳、VFEFH管腳、接地平面，以及直流輸入信號(hào)自身的噪聲，均會(huì)直接影響ADC輸出代碼跳動(dòng)，需要仔細(xì)設(shè)計(jì)外圍電路和PCB（參考資料[6]），才能獲得預(yù)期的無噪聲分辨率。 測(cè)量直流低頻信號(hào)時(shí)，除了硬件措施，對(duì)高速ADC輸出代碼做數(shù)字平均濾波，是提高無噪聲分辨率的有效方法。HPM6750片內(nèi)16位ADC，做數(shù)字平均之后的無噪聲分辨率如表 5.4所示。被測(cè)的信號(hào)是一節(jié)1.5V干電池，可以看到平均4次之后，NFR為11位以上；平均32次之后，NFR為12位以上。

表 5.4 HPM6750數(shù)字平均之后的無噪聲分辨率

參考資料

[1] IEEE Standard for Terminology and Test Methods for Analog-to-Digital Converters．IEEE Std 1241-2010．

[2] Histogram Measurement of ADC Nonlinearities Using Sine Waves．Jerome Blair,1994．

[3] Full-Speed Testing of A/D Converters．Joey Doernberg ,1984．

[4] ADC Input Noise: The Good, The Bad, and The Ugly. Is No Noise Good Noise．ADI,Analong Dialogue 40-02,February(2006) ．

[5] 高速模數(shù)轉(zhuǎn)換器精度透視（第二部分）．ADI,技術(shù)文章．

[6] 第二章 ADC信號(hào)調(diào)理電路設(shè)計(jì)．周立功 ,面向AMetal框架與接口的編程(上)．

編輯：黃飛