硬件系統總體框圖如圖1所示。被測信號首先經過限幅放大、直流偏置、整形電路，變換為0～3．3 V的方波信號，然后再進入DSP，利用其定時器和捕獲單元實現頻率的測量。測量完成后，一方面可由鍵盤設置相關參數通過LCD顯示測量結果，另一方面可通過RS一232傳送給PC機顯示測量結果。另外，為了提高系統的可靠性，增加了一個自我校準電路，即在測量之前，可通過軟件設置產生1 MHz的標準脈沖信號，送到信號調理模塊的輸入端，檢測測量結果是否正確，從而達到自我校準的目的。

　　本設計選用美國德州儀器公司(TI)的TMS320F2812?DSP作為核心處理單元。F2812是TI公司近幾年推出的高速、高精度的工業控制DSP芯片。它運算速度快，工作時鐘頻率達150 MHz，指令周期可以達到6．67 ns以內，低功耗(核心電壓1．8 V，I／O口電壓3．3 V)。它采用哈佛總線結構，具有強大的操作能力；外圍設備包括3個32位的CPU定時器，16通道的12位A／D轉換器，串行外圍接口(SPI)，2個串行通信接口(SCI)等。其片內外設時間管理器含有2個模塊(EVA和EVB)，每個模塊都包括2個通用定時器，3個全比較／PWM單元，3個捕獲單元和 1個正交編碼脈沖電路。本設計主要利用EVA中的2個通用定時器(T1和T2)，2個捕獲單元(CAPl和CAP3)，EVB中的1個通用定時器 (T3)。具體測量原理如圖2所示。

　　首先設定T3比較值(預置閘門時間為0．012 8 s)，設定T1的比較值為1，使能CAPl。然后使能T1，當其接收到一個整周期的被測信號時即可產生比較輸出，同時產生比較中斷，讀取CAPl的棧值 (即T2的初值t2_1)，清T1、T2上溢次數，使能CAP3和T3。最后當T3定時結束，借助于D觸發器在被測信號的下一個上升沿到來時，切斷T1的比較輸出，同時PDPINTA將被置位，然后記錄T1和T2的上溢次數tlofcount、t2ofcount，讀取CAPl的棧值(即T2的末值 t2_2)和CAP3的棧值(即T1的末值tl_2)。由所得數據計算頻率，禁止T1、T2、CAPl和CAP3。頻率計算公式為：

?

　　注意：CAPl的捕獲時基為T2，CAP3的捕獲時基為T1，標準頻率信號為150 MHz時鐘頻率的8分頻。

?

　　2．2 系統的軟件設計