?

　　許多嵌入式處理器都宣稱它們的功耗最低。但是事實上沒有一顆元件能在所有的應用中保持最低功耗，因為低功耗的定義與應用環境習習相關，適合某種應用的晶片設計很可能會給另一種應用帶來難題。可攜式應用多半是根據電池壽命來定義低功耗，這類應用的功能相當廣泛，操作模式也千變萬化。電信系統元件若要滿足應用電源需求，就必須在功率預算范圍內處理所要求的通道數目，同時透過封裝和電路板將功耗散逸，以確保元件保持在額定溫度范圍內;另外，這些基礎設施應用也很重視最大負載條件下的功耗。因此，為了達到功耗要求，DSP供應商會針對目標應用選擇最合適的元件制程、電路設計、電壓和頻率操作點以及整體架構。

　　省電技術

　　DSP供應商有許多技術可以用來降低功耗，并且達成效能目標，包括：

　　●選擇適當制程;

　　●電晶體設計技術;

　　●選擇正確的操作頻率和電壓;

　　●選擇正確的架構，包括整合度、記憶體架構和運算處理單元;

　　●採用散熱效率很高的封裝，確保元件保持在特定操作溫度范圍內。

　　功耗來源

　　無論應用為何，元件功耗都包含下面幾種來源：

　　漏電功耗(leakage power)

　　元件的漏電功耗為固定值，不受處理器動作或操作頻率影響，但會隨著制程、操作電壓和溫度而改變。低精密度(low geometry)制程的漏電功耗多半會跟著電壓和溫度而呈指數增加。

　　時脈功耗(clocking power)

　　元件的時脈功耗與時脈頻率成正比。高整合度元件的晶片面積多半用于記憶體或暫存器等同步組件，如果時脈架構設計不良，那么無論元件實際工作量多寡，其功耗都會保持不變。

　　操作功耗(active power)

　　與元件當時所執行的實際系統功能有關。

　　除了上述來源之外，元件功耗還會受到兩大因素影響：

　　元件電流

　　元件電流越高，電池電力的消耗速度就越快，有時還會超出功率預算范圍而導致供應電壓下降，使元件脫離正常操作區而造成錯誤。

　　元件/系統溫度升高

　　元件若無法有效散熱，其溫度就可能超出額定范圍而造成操作錯誤。

　　下列最佳化技術會以不同方式解決前述各種功耗問題。

　　選擇適當制程

　　為了使不同應用的效能和功耗達到最佳化，德州儀器(TI)能提供各種制程類型，例如TI的130奈米低漏電制程在1.5V操作時幾乎沒有漏電流，對于DSP多半處于閑置狀態的可攜式應用而言，這種低漏電制程就能幫助它們節省功耗。另一種高效能制程的漏電流較大，卻能在1.2V下操作，採用該制程的元件可以達到低漏電制程的兩倍MHz效能。在較重視最大操作功耗(fully-active power)的基礎設施應用里，這種高效能制程的競爭力還勝過低漏電制程，原因有兩點：首先，低漏電運算處理單元的操作頻率只有高效能制程的一半，這表示其數量必須加倍才能提供同樣效能，但這會導致元件成本提高。其次，由于功耗與電壓平方成正比，故在其他條件相同的情形下，高效能制程的操作功耗只有低漏電制程的(1.2V/1.5V)2或是64%。由于低操作功耗對于基礎設施應用的重要性通常會超過低漏電功耗，因此高效能制程就成為這類應用的最佳選擇。

　　電晶體設計

　　同樣制程的電晶體也可以有不同的開關臨界電壓(VT)，例如低VT電晶體的切換速度較快，高VT電晶體的漏電流則較小，晶片只需在會影響速度的部份使用低VT電晶體，其它電路則採用高VT電晶體以節省電力。設計人員的元件資料庫應包含高VT和低VT電晶體所構成的基本邏輯閘(NAND、NOR和INVERT等)，他們有時還會使用中間臨界電壓(middle-VT)的電晶體。一般說來，除非為了滿足重要的效能要求，否則應盡量使用高VT電晶體組成的邏輯閘。

　　元件操作點：電壓和頻率

　　數種元件時脈供應方式可以節省功耗：

　　●多時脈域(multiple clock domain);

　　●動態頻率調整(dynamic frequency scaling);

　　●時脈閘控(clock gating)。

　　除了時脈，調整電壓也能降低功耗：

　　●靜態電壓調整;

　　●動態電壓/頻率調整;

　　●多電壓域(multiple voltage domain)。