精品国产人成在线_亚洲高清无码在线观看_国产在线视频国产永久2021_国产AV综合第一页一个的一区免费影院黑人_最近中文字幕MV高清在线视频

電子發燒友App

硬聲App

0
  • 聊天消息
  • 系統消息
  • 評論與回復
登錄后你可以
  • 下載海量資料
  • 學習在線課程
  • 觀看技術視頻
  • 寫文章/發帖/加入社區
創作中心

完善資料讓更多小伙伴認識你,還能領取20積分哦,立即完善>

3天內不再提示

電子發燒友網>處理器/DSP>solr中的cache的實現原理

solr中的cache的實現原理

收藏

聲明:本文內容及配圖由入駐作者撰寫或者入駐合作網站授權轉載。文章觀點僅代表作者本人,不代表電子發燒友網立場。文章及其配圖僅供工程師學習之用,如有內容侵權或者其他違規問題,請聯系本站處理。 舉報投訴

評論

查看更多

相關推薦

Arm Cortex-A53 cache的架構解析

A53的L1 Data cache遵從的是MOESI協議,如下所示在L1 data cache的tag中存有MOESI的標記位。
2023-09-01 15:01:215024

6678CACHE的空間使用問題

請問: 1、如果將L1D CACHE設置為32KB,L1P CACHE設置為32KB,L2 CACHE設置為0KB; 在core的LL2定義了兩個數組,out1占用32KB存儲空間,out2占用
2018-06-21 13:28:12

6678多核之間的L1 CACHE一致性是由硬件實現的嗎

工程師您好! 按照6678文檔上所講,每個core都有一個L1D cache和L1P cache,那么這八個核之間的L1 CACHE是會存在一致性的,那么這樣的一致性是由硬件實現的還是需要程序員用軟件實現呢?謝謝!
2018-12-25 11:25:43

CACHE函數使用時遇到一些問題

1、論壇的帖子提到了設置L2或者L1D的高速緩存狀態時,可以通過 ? ? CACHE_setL1DSize(CACHE_L1_32KCACHE); ??? CACHE
2018-06-21 03:56:35

Cache為什么還要分I-Cache,D-Cache,L2 Cache,作用是什么?

Cache為什么還要分I-Cache,D-Cache,L2 Cache,作用是什么?
2023-10-25 06:38:45

Cache的原理是什么?Cache地址的過程是怎樣的

存儲器的層次結構是怎樣的?由哪些部分組成的?有何特點?Cache的原理是什么?Cache地址的過程是怎樣的?
2021-12-23 09:35:31

cache 問題

各位專家: ? ? ? ?我之前把數據放在ddr,1024點fft需要40萬個周期,后來放在L2,只需要10000左右的周期。但是還有其他的數據較大,只能放在ddr,那請問怎么才能
2018-06-21 15:10:16

cache有哪些缺點?實現cache的組織方式有哪幾種

,其中一個內核修改了主存,而另一個內核的cache還包含舊的無效數據。上述這幾個示例問題都是由于cache的引入導致的。總之,世界變得復雜了。直接映射cache有多種實現cache的組織方式,其中
2022-06-15 16:16:16

cache的應用——什么時候需要刷cache1

DDR, 只有該地址在cache中被換出去時候,才會同步到ddr(2)、Device和ddr直接無cache,device直接從ddr(src地址)讀取數據, 此時當然讀不到前面cpu寫入的數據
2021-07-22 08:43:16

ARM處理器的邏輯cache和物理cache是什么

ARM處理器的邏輯cache和物理cache是什么?有沒有哪位大神可以幫忙解決一下這個問題
2022-11-03 15:25:40

ARM處理器使用虛擬地址來提供cache index和cache tag

up,而無需進行虛擬地址到物理地址的轉換。VIVT缺點缺點是當修改系統虛擬地址到物理地址的映射時必須要clean和invalidate cache,這會對性能產生重大影響。VIPT后續的處理器使用不
2022-06-20 15:22:23

ARM應用處理器的Cache level進化歷史闡述

pipeline的增強,如分支預測技術,超標量,亂序等技術的實現,對內存訪問的帶寬性能隨之提高。現代CPU的設計很大的一塊就是如何提升內存訪問效率,其中越來越多的cache level, 和cache
2022-12-14 16:17:15

C6000 DSP二級cache的工作機理,是不是說,代碼段.text的指令要從DDR或者SDRAM中被搬運或者映射到L1P cache才能被執行?

由于指令(代碼段.text)往往存放在DDR或者SDRAM。問題1:是不是說,代碼段.text的指令要從DDR或者SDRAM中被搬運或者映射到L1P cache才能被執行?問題2:如果是要搬運
2018-06-22 02:29:33

C6670 Cache一致性維護的問題

?MSMC_test[MSMC_test_len]; ? ? ?由于開啟了L1d cache,所以使用了 ? ? ?#pragma DATA_ALIGN?? (MSMC_test, 64)實現與L1d
2018-06-19 04:23:02

C674xcache的加載問題如何解決

cache在進行sinx+cosy運算時,把這兩個表的所有表項數據地址全部加載到cache嗎?不知道會不會分次,比如先加載sin的表,加載完了再清除加載cos的表。2、這兩個表項都是用數組存儲的,cache
2020-05-22 15:22:33

DM81X系列,C674X核L2. Cache設定,

為了打開L2Cache,我設置了L2CFG?寄存器的L2MODE位為7,但是算法運行速度和Cache沒打開時一樣慢,沒有任何提高, 請問是不是打開L2 Cache時還需要設置別的寄存器?
2018-06-21 19:08:16

SH2A系列Cache的原理與應用

except for not having the U bit.我們可以看到,Cache分為address section和data section兩個部分. 它們實際上就是CPU的一小塊RAM,這一
2014-12-29 15:42:51

[請教]ARM與DSP通過QMSS實現核間通信,發現ARM側對CACHE 寫回與無效操作沒有起作用,為何?

和dma_sync_single_for_device來實現DMA對cache的操作 但是在實際測試中發現DMA搬移時cache的數據并沒有同步到ddr,請問為何?
2018-06-21 06:59:55

vivado sdk cache操作?

VIVADO 2016.4microblaze + MIG,在SDK讀寫DDR3看到例程和網上一些帖子都會在操作前執行xil_icacheenable(), xil_dcacheenable
2018-02-27 21:11:36

為什么要在SYSBIOS的例程多加這兩個cache的函數?

在本SYSBIOS例程,在音頻的輸入輸出的·task.c文件部分有如下代碼:Cache_inv((void *)rxBufPtr[lastFullRxBuf], AUDIO_BUF_SIZE
2019-07-23 17:02:58

為什么需要cachecache是如何影響code的呢

寄存器之一)通用寄存器 x0 加1CPU 將通用寄存器 x0 的值寫入主存我們將這個過程可以表示如下:其實現,CPU通用寄存器的速度和主存之間存在著太大的差異。兩者之間的速度大致如下關系:CPU
2022-04-21 11:10:49

介紹一種多級cache的包含策略(Cache inclusion policy)

設計多級cache可以有很多種方式,可以根據一個cache的內容是否同時存在于其他級cache來分類,即Cache inclusion policy。如果較低級別cache的所有cacheline
2022-07-20 14:46:15

關于6678 cache的疑問

和L2?Cache都是空的,L1D進行了相應空間的cache,那L2還會不會進行相應空間的cache,也就是同時備份數據? 3、若想invadite某個空間,不確定該空間是否在L1D或者L2
2018-06-21 07:43:09

關于cachecache_line的一個概念問題

幫忙給解答一下一個基本概念,cpu在訪問數據時,如果數據不在L1D和L2,就需要從DDR等外設取數,文獻說過,“cache會prefetch讀取cache_line長度的地址,保證連續的地址上
2018-06-21 17:31:26

關于C6747的cache

請教: 本人使用的是6747芯片,初始化配置cache時將L2CFG配置的是0x03,即一半的L2作為cache,在link.cmd文件,將L2的前一半(o:0x11800000l:0x20000
2018-08-02 06:44:32

內存分配及Cache優化

內存分配及Cache優化   與PC機相比,DSP的程序數據存儲空間非常有限。因此,對于視頻編碼這種需要處理大量數據的程序而言,必須合理安排數據和程序的存儲方式,實現對存儲器的優化。實驗表明,合理
2011-08-10 14:54:23

在L1或者L2可以配置為cache或者SRAM,請問cache的配置與什么有關?

關于cache配置的問題,在L1或者L2可以配置為cache或者SRAM,請問cache的配置與什么有關?有一些參考資料么?謝謝沒有搞清楚應當如何配置cache,以及配置多大的cache,求指導!!!
2018-07-25 09:24:32

如何理解C6678關于cache的描述?

在TMS320C6678,有這樣對cache的描述:“L1D memory cannot be cached within L1D cache, L1P cache, or L2 cache within the same C66x CorePac.”這段話如何理解? ?
2018-06-21 16:07:47

如何獲取CPUL1/L2的Cache狀態和大小?如何禁用和使能Cache呢?

請問,用I.MX6UL開發板OKMX6UL,使用Linux的情況下,如何獲取CPUL1/L2的Cache狀態和大小;如何禁用和使能Cache
2022-11-29 06:37:16

嵌入式ARM的MMU和Cache機制

)集成了MMU是其最大的賣點;有了MMU,高級的操作系統(虛擬地址空間,平面地址,進程保護等)才得以實現。二者都挺復雜,并且在920T又高度耦合,相互配合操作,所以需要結合起來研究。同時,二者的操作
2017-08-19 22:42:08

淺析cache控制器的分配策略與替換策略

cache的相關操作cache控制器需要根據需求做出許多不同的選擇。例如:分配策略是否需要將數據從主存中分配到cache;替換策略組相聯cache,所有的way都已經有填充數據了,miss
2022-06-15 16:24:48

裸跑LWIP協議棧的cache怎么使用?

我現在使用c6748使用emac的開發,軟件配置128M的ddr,l1pl1d l2p都用做cache,現在emac的 接收中斷和發送中斷怎么使用cachewb();cacheinv();等函數
2019-10-21 06:53:39

請問CACHE_enableCaching(CACHE_MAR128) CACHE_MAR128到底在哪啊?

CacheUser Guide文檔的34頁2.3章節CACHE_enableCaching(CACHE_MAR128)CACHE_MAR128到底在哪啊?始終找不到,也不知道它對應的是什么數字?誰能給小弟解釋一下!不勝感激啊!
2018-06-19 06:59:46

請問cache_inv,cache_wb以及cache_wbinv都有什么區別?

總是弄不明白cache_inv,cache_wb以及cache_wbinv都有什么區別,請專家指教!
2018-07-24 07:41:03

闡述Cache各個實現方案的原理與優缺點

圖:△ Figure 2.1: Cache 組織架構示意圖_(其實也是單周期并行訪問 Cache實現)_Cache 主要由兩塊組成:tag array 和 data arraydata array 由多個 set
2022-09-16 14:31:35

高速緩存cache的結構及常用術語介紹

得多,每當內核讀寫特定地址時,首先在cache查找,即hit-miss check。cache如何提升性能如果在cache中找到該地址,就可以使用cache的數據,而不是對主存進行訪問。這樣就可以減少
2022-06-15 16:30:39

基于修正LRU的壓縮Cache替換策略

以優化壓縮cache的替換策略為目標,提出一種優化的基于修正LRU的壓縮cache替換策略MLRU-C。MLRU-C策略能利用壓縮cache中額外的tag資源,形成影子tag機制來探測并修正LRU替換策略的錯誤
2009-04-15 09:51:0336

嵌入式CPU指令Cache的設計與實現

針對嵌入式CPU 指令處理速度與存儲器指令存取速度不匹配問題,本文基于FPGA 設計并實現了可以有效解決這一問題的指令Cache。根據嵌入式五級流水線CPU 特性,所設計指令Cache 的地
2009-08-05 14:27:5436

Cache的工作原理

Cache的工作原理:Cache的工作原理是基于程序訪問的局部性。對大量典型程序運行情況的分析結果表明,在一個較短的時間間隔內,由程序產生的地址往往集中在存儲器邏輯地址空
2009-09-19 07:48:5413

Cache中Tag電路的設計

摘要:在SoC系統中,片上緩存(Cache)的采用是解決片上處理器和片外存儲器之間速度差異的重要方法,Cache中用來存儲標記位并判斷Cache是否命中的Tag電路的設計將會影響到整個Cache
2010-05-08 09:26:2411

Cache結構的低功耗可重構技術分析

Cache結構的低功耗可重構技術分析 在分析Cache性能的基礎上介紹了當前低功耗Cache的設計方法,提出了一種可重構Cache模型和動態
2009-03-29 15:07:55663

什么是緩存Cache

什么是緩存Cache 即高速緩沖存儲器,是位于CPU與主內存間的一種容量較小但速度很高的存儲器。由于CPU的速度遠高于主內存,CPU直接
2010-01-23 10:57:13735

什么是Cache/SIMD?

什么是Cache/SIMD?   Cache :即高速緩沖存儲器,是位于CPU與主內存間的一種容量較小但速度很高的存儲器。由于CPU的速度遠高于主內存
2010-02-04 11:29:44515

什么是Instructions Cache/IMM/ID

什么是Instructions Cache/IMM/ID  Instructions Cache: (指令緩存)由于系統主內存的速度較慢,當CPU讀取指令的時候,會導致CPU停下來
2010-02-04 11:51:01583

什么是Cache

什么是Cache  英文縮寫: Cache 中文譯名: 高速緩存器 分  類: IP與多媒體 解  釋: 信息在本地的臨時存儲
2010-02-22 17:26:39948

高速緩存(Cache),高速緩存(Cache)原理是什么?

高速緩存(Cache),高速緩存(Cache)原理是什么? 高速緩存Cache是位于CPU和主存儲器之間規模較小、存取速度快捷的靜態存儲器。Cache一般由
2010-03-26 10:49:276717

cache基本知識培訓教程[2]

cache基本知識培訓教程[2] 相聯度越高(即 n 的值越大), Cache 空間的利用率就越高,塊沖突概率就越低,因而 Cache 的失效率就越低。塊沖突是指一
2010-04-13 16:25:371982

降低Cache失效率的方法[2]

降低Cache失效率的方法[2] 表4.7列出了在這兩種極端情況之間的各種塊大小和各種 Cache 容量的平均訪存時間。速度最快的情況: Cache 容量為1KB、4KB、1
2010-04-13 16:33:594688

處理器中非阻塞cache技術的研究

現代高速處理器的設計中對于cache技術的研究已經成為了提高處理器性能的關鍵技術,本文針對在流水線結構中采用非阻塞cache技術進行分析研究,提高cache的命中率,降低缺少代價,提高處理器的性能,并介紹了“龍騰”R2處理器的流水線結構的非阻塞cache 的設計。
2015-12-28 09:54:578

基于Solr混合介質存儲在淘寶用戶評論中檢索應用與研究

信息的爆炸式增長和互聯網技術的與日俱新催生了數據時代(DT時代)的來臨,結構化數據和非結構化數據存儲檢索已經成為了各大公司的關注熱點。Solr作為Apache Lucene項目的開源的全文檢索框架
2017-11-03 14:26:5913

一種基于貝葉斯網絡的隨機測試方法在Cache一致性驗證中的設計與實現

隨著集成電路設計復雜度指數級增長,功能驗證已經越來越成為大規模芯片設計的瓶頸,而在多核處理器中,Cache -致性協議十分復雜,驗證難度大。針對Cache -致性協議驗證提出基于模擬驗證的一種
2017-11-17 17:24:072

Cache的低功耗相關研究以及可重構系統是怎樣設計的

實現可重構Cache,首先Cache的結構要支持運行過程中的動態劃分,其次要有檢測 Cache命中率的硬件或者軟件機制,并且有相應的動態配置算法。
2018-07-17 09:09:001335

Buffer和Cache之間區別是什么?

cpu在執行程序所用的指令和讀數據都是針對內存的,也就是從內存中取得的。由于內存讀寫速度慢,為了提高cpu和內存之間數據交換的速度,在cpu和內存之間增加了cache,它的速度比內存快,但是造價
2018-04-02 10:35:066404

寄存器和cache的區別介紹

本文開始闡述了CACHE的概念、CACHE替換機構與讀寫操作,其次介紹了寄存器的原理以及它的主要技術,最后闡述了寄存器和cache兩者之間的區別。
2018-04-11 14:10:3311827

DSP上Cache 在 C64+ 系列中的應用(1)

C64+ 系列DSP上Cache 的應用(第一部分)
2018-06-13 01:08:003780

DSP上Cache 在 C64+ 系列中的應用(2)

C64+ 系列DSP上Cache 的應用(第二部分)
2018-06-13 01:01:003661

高性能搜索SOLR教程之SOLR的參數和使用學習手冊免費下載

Solr是一個獨立的企業級搜索應用服務器,它對外提供類似于Web-service的API接口。用戶可以通過http請求,向搜索引擎服務器提交一定格式的XML文件,生成索引;也可以通過Http Get操作提出查找請求,并得到XML格式的返回結果。
2018-10-30 17:00:032

全文檢索Solr集成HanLP中文分詞

以前發布過HanLP的Lucene插件,后來很多人跟我說其實Solr更流行(反正我是覺得既然Solr是Lucene的子項目,那么稍微改改配置就能支持Solr),于是就抽空做了個Solr插件出來,開源
2018-11-29 14:36:05376

如何使用Solr和Lucene進行數字化古籍書庫的研究與實現

為滿足讀者對古籍的檢索閱讀的需求,提高古籍的利用價值,保護古籍的完整性,并且針對大數據量下古籍搜索服務的效率低的問題,本文設計并構建了一種以Solr/Lucene全文搜索技術為核心,結合
2019-01-23 10:41:002

你知道linux的cache memory?

當你讀寫文件的時候,Linux內核為了提高讀寫性能與速度,會將文件在內存中進行緩存,這部分內存就是Cache Memory(緩存內存)。即使你的程序運行結束后,Cache Memory也不會自動釋放。
2019-04-26 15:49:141085

高速緩沖存儲器Cache的原理、設計及實現

。  本文簡介了Cache的概念、原理、結構設計以及在PC及CPU中的實現。   Cache的工作原理   Cache的工作原理是基于程序訪問的局部性。  對大量典型程序運行情況的分析結果表明
2019-04-02 14:38:301951

cache結構與工作原理

更詳細的講,cache的結構其實和內存的結構類似,也包含地址和內容,只是cache的內容除了存的數據(data)之外,還包含存的數據的物理內存的地址信息(tag),因為CPU發出的尋址信息都是針對
2019-06-03 14:24:1310854

Solr如何管理索引庫

solr在文檔1和文檔2中都有出現,所以對應的文檔ID列表中既包含文檔1的ID也包含文檔2的ID,文檔ID列表對應到具體的文檔,并體現該詞典在該文檔中出現的頻次,頻次越多說明權重越大,權重越大搜索的結果就會排在前面。
2019-06-03 15:51:221226

Lucene和solr的區別

solr可以部署到單獨的服務器上(WEB服務),它可以提供服務,我們的業務系統就只要發送請求,接收響應即可,降低了業務系統的負載
2019-06-03 17:33:483388

cache對寫好代碼真的有那么重要嗎

和數據是分離的。這樣可以實現2條高速公路并行訪問,CPU可以同時load指令和數據。當然,cache也不一定是一個core獨享,現代
2021-07-26 15:18:581507

Linux內核文件Cache機制

Linux內核文件Cache機制(開關電源技術與設計 第二版)-Linux內核文件Cache機制? ? ? ? ? ? ? ??
2021-08-31 16:34:544

Page Cache是什么 一文帶你深入理解Linux的Page Cache

作者:Spongecaptain https://spongecaptain.cool/SimpleClearFileIO/ 1. Page Cache 1.1 Page Cache
2021-10-20 14:12:415320

從三個方面闡述Cache

關于cache,大概可以從三個方面進行闡述:內存到cache的映射方式,cache的寫策略,cache的替換策略。 映射方式 內存到cache的映射方式,大致可以分為三種,分別是:直接映射
2021-11-21 11:09:502127

STM32F7 MPU Cache淺析

本文會從結構,原理以及應用方面對 MPU 和 Cache 進行分析,主要目的是希望讀者對 Cache 有基本的了解,在具體的實際應用中,使用帶有一級 cache 的 MCU 時,避免常見的錯誤。
2022-09-28 11:05:200

cache的排布與CPU的典型分布

cache的掌握,對于Linux工程師(其他的非Linux工程師也一樣)寫出高效能代碼,以及優化Linux系統的性能是至關重要的。簡單來說,cache快,內存慢,硬盤更慢。在一個典型的現代CPU中比較接近改進的哈佛結構,cache的排布大概是這樣的:
2022-10-18 09:01:121195

什么是 Cache? Cache讀寫原理

由于寫入數據和讀取指令分別通過 D-Cache 和 I-Cache,所以需要同步 D-Cache 和 I-Cache,即復制后需要先將 D-Cache 寫回到內存,而且還需要作廢當前的 I-Cache 以確保執行的是 Memory 內更新的代碼
2022-12-06 09:55:561163

CPU Cache偽共享問題

當CPU想要訪問主存中的元素時,會先查看Cache中是否存在,如果存在(稱為Cache Hit),直接從Cache中獲取,如果不存在(稱為Cache Miss),才會從主存中獲取。Cache的處理速度比主存快得多。
2022-12-12 09:17:51469

小編科普一下超標量處理器中的Cache

L1 Cache和L2 Cache通常和處理器是在一塊實現的。在SoC中,主存和處理器之間通過總線SYSBUS連接起來。
2023-01-08 10:56:03566

Cache與性能優化精彩問答38條

占用非常大的面積,大概在一半以上,而且一個好的 Cache 的設計復雜度非常高,可能比較 CPU 的 Pipeline 還要復雜。這里要考慮成本,設計復雜度,或者其他方面的考慮。你知道 L1
2023-01-11 09:34:49837

cache背后的軟思考

所以在linux初級開發者接觸cache時,腦海里會不自覺的思考:硬件行為,都是被ICer設計好的;所以他們也并沒有深究cache的層次結構,也沒有繼續挖掘cache和驅動軟件的千絲萬縷的關系,腦海里想象的拓撲圖,大致是這樣:
2023-03-02 10:34:48556

使用Spring Cache實現緩存

在學習Spring Cache之前,筆者經常會硬編碼的方式使用緩存。
2023-05-11 17:40:23350

深入理解Cache工作原理

按照數據關系劃分:Inclusive/exclusive Cache: 下級Cache包含上級的數據叫inclusive Cache。不包含叫exclusive Cache。舉個例子,L3 Cache里有L2 Cache的數據,則L2 Cache叫exclusive Cache
2023-05-30 16:02:34418

在組相聯cache中,用于替換cache line的算法有哪些?

LRU(Least Recently Used)算法:該算法會跟蹤每個cache line的age(年齡)情況,并在需要時替換掉近期最少使用的cache line。
2023-10-08 11:10:05433

Python 中怎么來實現類似 Cache 的功能

cachetools,這是一個可擴展的基于內存的 Collections、Decorators 的封裝實現。 因為是 Cache,那么就一定有它的頁面置換算法。根據操作系統學過的一些知識,置換
2023-10-17 10:47:24233

Cache的原理和地址映射

cache存儲系統中,把cache和主存儲器都劃分成相同大小的塊。 主存地址由塊號B和塊內地址W兩部分組成,cache地址由塊號b和塊內地址w組成。 當CPU訪問cache時,CPU送來主存地址
2023-10-31 11:21:36453

Cache分類與替換算法

根據不同的分類標準可以按以下3種方法對Cache進行分類。 ?1)數據cache和指令cache ?● 指令cache:指令預取時使用的cache。 ?● 數據cache:數據讀寫時使用的cache
2023-10-31 11:26:31371

Cache內容鎖定是什么

“鎖定”在cache中的塊在常規的cache替換操作中不會被替換,但當通過C7控制cache中特定的塊時,比如使某特定的塊無效時,這些被“鎖定”在cache中的塊也將受到相應
2023-10-31 11:31:21314

Cache工作原理是什么

具有Cache的計算機,當CPU需要進行存儲器存取時,首先檢查所需數據是否在Cache中。如果存在,則可以直接存取其中的數據而不必插入任何等待狀態,這是最佳情況,稱為高速命中; 當CPU所需信息不在
2023-10-31 11:34:46403

Cache寫入方式原理簡介

提高高速緩存命中率的最好方法是盡量使Cache存放CPU最近一直在使用的指令與數據,當Cache裝滿后,可將相對長期不用的數據刪除,提高Cache的使用效率。 為保持Cache中數據與主存儲器中數據
2023-10-31 11:43:37532

Cache替換策略和Write-through介紹

Cache和存儲器一樣具有兩種基本操作,即讀操作和寫操作。當CPU發出讀操作命令時,根據它產生的主存地址分為兩種情形:一種是需要的數據已在Cache中,那么只需要直接訪問Cache,從對應單元中讀取
2023-10-31 11:48:08560

已全部加載完成