音頻、視頻、圖像等所有媒體的數字化對信號處理提出了越來越高的要求，這些數字信號數據內容需要建立、存儲、傳輸和重放。同時，越來越多的通信和娛樂傳輸系統是便攜式的，這需要極大地提高信號處理的帶寬。日益增長的信號處理負載使得電氣功耗成為信號處理系統的制約因素。

DSP是進行數字信號處理的絕好選擇，因為數字信號處理器可以編程，并且在當今數字媒體處理飛速變化的世界里可以容易地處理眾多變化的標準。然而，通用DSP的“通用性”使得其并非對所有應用都能夠實現很好的功耗效率（power-efficient）。

硬線連接的信號處理模塊通常有比較好的功耗效率，但是缺少DSP那樣的靈活性和可編程特性。可配置處理器技術通過建立針對某一特定任務屬性正確的、功能豐富和可編程的DSP，在DSP的固定ISA（指令集體系結構）靈活性和可編程特性與硬線連接模塊的功耗有效性之間建立起橋梁。 Tensilica的Vectra LX是這種概念很好的詮釋。Vectra LX是一個定點的向量DSP引擎，該引擎是通過配置選項在Xtensa LX可配置處理器的基礎上建立起來的。

可配置架構

Vectra LX定點DSP引擎是Xtensa LX微處理器內核的一種配置。該定點DSP引擎是一個3發射的SIMD處理器，具有四個乘法器/累加（四個MAC），它可以處理128位的向量。128位向量可以分成8個16位或者4個32位的元素。整個Vectra LX DSP引擎是用TIE（Tensilica’s Instruction Extension）語言開發的，通過修改可以適合目標應用領域。正像圖1所示，Vectra LX DSP引擎增加了16個向量寄存器（每個寄存器160位寬）、四個128位的向量隊列寄存器、第二個加載/存儲單元和210多條現有Xtensa LX處理器指令集體系結構中的通用DSP指令。

基本的Xtensa LX處理器是一個單發射的微處理器，具有16位和24位指令。但是，Tensilica的處理器產生器（processor generator）能夠讓開發人員增加更寬的指令字長。通過一種稱為可變長度指令擴展FLIX（Flexible-Length Instruction Extensions）的技術為處理器指令集增添多個獨立操作。FLIX指令寬度可以為32位或者64位，并且由于Xtensa LX處理器已經設計成可以處理多種指令寬度，因此多操作FLIX指令可以在處理器代碼流中自由組合，并且可以和現有的單發射Xtensa LX處理器指令連接在一起。

當開發人員選擇Vectra LX DSP引擎配置選項時，Tensilica的處理器產生器會自動將DSP引擎的RTL代碼添加到可綜合的 Xtensa LX處理器中。新的Vectra LX指令被添加到處理器自動產生的軟件工具集（編譯器、匯編器、調試器、指令集仿真器ISS和實時操作系統RTOS接口）中。Vectra LX使得Xtensa LX處理器門數增加20萬~25萬門。這些增加的門數中的大部分用于構建Vectra LX DSP引擎中的寄存器和執行部件，因為通用處理器和DSP引擎擴展可以共享處理器中現有的取指令和指令譯碼部件，所以那些硬件模塊不需要重新復制。然而，需要增加一些邏輯用于對新的指令進行譯碼。圖2為Vectra LX DSP引擎配置選項中增加的寄存器和執行部件框圖。

圖3表示三操作Vectra LX指令字格式。指令字中最右邊四位表示該指令寬度為64位。剩下的60位指令字長度不等地分布在三個操作指令槽中：一個24位和兩個18位的指令槽。Vectra LX指令字中的24位操作指令槽（指令字中第4位到第27位）可放置Xtensa LX處理器中所有80條基本指令，包括控制第一個加載/存儲單元的操作。該操作指令槽還可以處理擴展的128位加載/存儲指令，此指令可將信息存到Vectra LX寬向量寄存器中，也可以從該向量寄存器讀出信息。

24位的操作指令槽能提供足夠寬的編碼位數，允許加載和存儲指令在指令槽中指定對齊或者非對齊加載和存儲操作，如圖4所示。非對齊加載和存儲操作幫助相關的向量化編譯器處理存儲器數據陣列，這些數據陣列可以任意方式對齊，因為編譯器產生的代碼有時是非對齊的數據陣列，這將降低DSP的性能。然而，這種性能損失可以通過DSP引擎以非對齊加載和存儲操作方式提供的支持加以補償。

Vectra LX DSP引擎的對齊寄存器提供部分向量存儲功能，這些對齊寄存器在非對齊加載或者存儲字符串的開始用第一個部分向量進行初始化。后續的非對齊加載或者存儲操作隱含地和新的向量數據進行合并，這些向量數據經過循環移位并和部分對齊寄存器內容相連接，在對齊寄存器中將整個向量組合在一起。這些非對齊加載和存儲操作還為下一個非對齊加載或者存儲操作準備好對齊寄存器，以便使得一系列連續的非對齊加載或者存儲操作能和對齊數據近似相同的效率將數據送入或者送出非對齊數據陣列。

Vectra LX DSP引擎采用第一個18位操作指令槽（第28位到第45位）來放置4×40bit 的SIMD單指令流多數據流乘累加MAC 操作。該指令槽還執行DSP引擎的選擇操作，該操作可以將兩個源向量寄存器中的八個16位寄存器組合在一起，如圖5所示。

Vectra LX處理器選擇操作可以用于實現諸如復制、循環移位、移位和數據交織等向量操作。第二個18位操作指令槽（第46位~第63位）保存DSP引擎的4×40位和8×20位的SIMD單指令流多數據流ALU操作以及那些用于控制處理器中第二個加載/存儲單元的操作，該加載/存儲單元能執行數據對齊操作、128位向量的加載和存儲操作。

Xtensa LX和Vectra LX處理器通過三個操作指令槽有效地執行DSP代碼，圖6表示一個256點的基4復數FFT算法中的一個緊湊循環程序。四個乘累加MAC單元全部得到了利用（如圖6中的中間一列），并且另外兩個指令槽也得到了充分利用。這樣組織程序的結果導致Vectra LX DSP引擎極大地減少了用Xtensa LX處理器來執行DSP任務所需要的時鐘周期數。圖7列出了256點的基4 FFT算法的時鐘周期數。

一個最基本的Xtensa LX處理器配置在計算一個256點的基4復數FFT算法時需要155000個時鐘周期。如果為基本處理器配置增加一個32位乘法器，那么執行相同的FFT算法需要23633個時鐘周期，減少接近一個數量級；如果像在Vectra LX DSP引擎中那樣增加SIMD和多操作能力，則需要944個時鐘周期，減少兩個以上的數量級，性能大約提高156倍。

軟件環境

開發DSP體系結構性能要求有相關的軟件工具，以便理解和有效地運用DSP的結構特征。一個稱為XCC的向量化C/C++編譯器支持Xtensa LX和Vectra LX體系結構。該編譯器能夠按照和傳統C數據類型相同的方式來自動處理向量數據類型，如圖8所示。向量類型的轉換是隱含進行的。

為了獲得更高的處理器性能，XCC編譯器利用Vectra LX單指令流多數據流執行部件尋求各種機會對代碼進行向量化，主要針對循環語句，如圖9所示。在對DSP代碼進行編譯時，XCC編譯器產生一串連續的Vectra LX操作，然后調度這些操作，并將其封裝成Vectra LX寬指令字，如圖10所示。調度匯編器對匯編代碼也做相同的操作。

應用程序的性能證明了針對處理器或者DSP采用新的體系結構是值得的。你可以從BDTIsimMark2000典型程序分數值看到通過FLIX語言使得Xtensa LX處理器計算性能得到提高的情況。

圖11給出了Xtensa LX和Vectra LX 處理器的BDTIsimMark2000分值，并和另外CEVA-X1620和 StarCore SC1400兩款非常快的DSP核進行了分值比較。BDTIsimMark2000分值基于仿真結果。測試時，Xtensa LX和Vectra LX處理器仿真的時鐘速度是370 MHz，該處理器可以采用130nm IC工藝實現，采用標準的綜合和布局布線工具。

值得注意的是，Xtensa LX和Vectra LX處理器的典型程序分值不是單純通過為Xtensa LX 增加Vectra LX DSP引擎得到的。而是利用TIE語言增加了11條用戶定制擴展指令，并通過BDTI進一步提高了處理器在執行典型程序時的性能。由于Xtensa LX是可配置的，因此通過BDTI典型程序的擴展可以直接反映出可配置Xtensa LX處理器在實際應用中的使用情況。

事實上，整個Vectra LX DSP引擎是通過TIE語言開發的，SOC開發人員可以對其進行修改以便適合目標應用。采用可配置處理器的一個重要理由就是可以最大限度地將處理器的能力應用于目標應用。在這種情況下，BDTI典型程序就是目標應用，但是目標應用也可以是音頻、視頻、圖像或者其它類型的信號處理。

責任編輯：gt