ispLSI系列器件

??? PLD器件自70年代發明發來，從熔絲型發展到光可擦除型；到80年代發展成為電可擦除型；到90年代，美國Lattice半導體公司開發出采用ISP（在系統內編程）技術的PLD——ispLSI系列。該系列器件集成度1000～25000門，引腳到引腳延時最小可達3.5ns，系統工作速度最高可達180MHz。器件具有在系統內可編程（ISP，In-System Programmable）能力和邊界掃描測試能力，適合在計算機、儀器儀表、通信、雷達、DSP系統和遙測系統中使用。ISP技術可以使用戶具有在自行設計的目標系統中對邏輯器件進行編程或者反復改寫。ISP技術為用戶提供了傳統技術無法達到的靈活性，可以大大縮短電子系統設計周期，簡化生產流程，降低生產成本，并可在現場對系統進行邏輯重構和升級。ISP技術使硬件隨時能夠改變組態，實現了硬件設計的軟件化。

??? Lattice公司的ispLSI器件既有PLD的性能和特點，又有現場可編程邏輯陣列（FPGA）的高密度和靈活性。它強有力的結構能夠實現各種邏輯功能，其中包括寄存器、計數器、多路選擇、譯碼器和復雜狀態機等，能夠滿足對高性能系統邏輯的需求，廣泛地適用于各個領域。

??? 目前Lattice公司生產的ispLSI器件分為6個系列：ispLSI1000/E系列，ispLSI2000/E/V/VE系列，ispLSI3000系列，ispLSI5000V系列，ispLSI6000系列和ispLSI8000系列。這六個系列的器件在用途上有一定的側重點，所以在結構和性能上存在細微的差異，有的速率快，有的密度高，有的成本低，適用對象具有針對性。在使用時，應當根據各系列器件的特點和適用范圍來選擇。

??? iapLSI器件的編程方便簡單，使用ISP編程電纜和下載的ISP軟件就可以完成編程工作。在連接時，編程電纜一端連接在電腦的并口上，一端連接在被編程器件所在電路板的ISP接口上。為配合其PLD的使用和開發，Lattice公司推出的數字系統設計軟件為ispEXPERT，設計輸入可以采用原理圖、硬件描述語言和混和輸入三種方式。它能對所設計的數字電子系統進行功能仿真和時序仿真的設計檢驗，能對設計結果進行邏輯優化，將邏輯映射到器件中去，自動完成布局并生成編程所需要標準的熔絲圖JED編程文件。最后可以隨時通過連接電纜，將編程文件下載到器件中去。

??? 編程過程分三步：1.按地址和命令將JED文件中的數據自串行輸入端（SDI）輸入數字寄存器；2.將編程數據寫入E2CMOS邏輯單元；3.將寫入的數據自串行輸出端（SDO）輸出進行校驗。

ispLSI器件設計應用實例

??? 本文使用基于PC的六軸伺服控制卡作為設計實例，采用TI公司的DSP（數字信號處理器），TMS320F240為工作核心微處理芯片，包括光電編碼器輸入模塊、數模轉換電路模塊，DSP-PC通信雙口RAM模塊和擴展RAM模塊（見圖1）。光電編碼器輸入模塊中包括六路數字濾波電路、四分頻、鑒相電路、16位可逆計數器電路、輸出緩沖/鎖存器電路、選通電路。這一模塊各部分電路中，大部分都為數字電路。由于是六路輸入，因此需要的邏輯器件數目很多。采用傳統數字電路，例如TTL和CMOS器件設計的系統，電路復雜，板塊龐大，實際可行性不大。為此，在系統中使用了Lattice公司的ispLSI系列CPLD（復雜可編程邏輯器件），來實現這一部分數字電路和邏輯控制。

??? 1.器件的選擇

??? 編碼器模塊電路總共使用I/O管腳數目為97個，大約需要30～40個GLB單元。選用ispLSI3256A-90LM芯片來實現六路光電編碼輸入模塊電路。它的集成度為11000門，具有128個I/O引腳，384個寄存器，48個GLB單元，管腳延遲為12ns，系統速度為90MHz，從資源和速度上能夠滿足這個六軸伺器控制卡的需求。

??? 2.設計輸入方法

??? 由于六路光電編碼器輸入模塊電路的分模塊較多，因此，設計輸入方法主要采用Lattice公司提供的數字系統設計軟件ispEXPERT繪制原理圖設計。根據各個模塊的不同，分別采用ABEL語言編寫測試向量，和繪制測試輸入波形的方法，完成仿真測試。使用Lattice提供的編程板完成對器件的編程。

??? 3.結構設計

??? 由于電路模塊多，于是采用層次化設計。設計時，建立一個頂層文件，其中描述各個邏輯模塊、接口和模塊之間的連接關系說明以及管腳分配。各個單元模塊，建立為自定義元件。數字濾模塊由D觸發器、JK觸發器和邏輯門搭成。監相電路使用系統庫中邏輯門元件搭成。產生正負計數脈沖，用于可逆計數器計數。

??? 每路信號需要通過16位可逆計數器，對編碼器的信號進行計數，計數結果保留在計數器內。16位可逆計數器模塊采用系統元件庫中的2個帶有輸出鎖存的8位可逆計數器GBUD8宏模塊搭成。直接選取系統宏單元模塊，可以減少設計工作量，節省GLB單元空間，資源利用率高。由于ispLSI器件的特點要求，采用多路開關DMUX82作為選通方式。

??? 選用兩個8位三態輸出門OT38輸出16位數據。

??? 結構設計過程中，以邏輯單元、庫元件為單位如邏輯門、寄存器、計數器等，選擇適用的庫元件完成電路，而有別于傳統器件設計方法以元器件為單元。設計更為直接簡單。在設計中可以同時完成仿真工作，不需要另搭接電路板進行仿真試驗。

PLD設計流程

??? 通過應用總結設計流程如下：

??? 1.設計準備：首先定義I/O端口，目的是選擇合適的器件。然后進行邏輯劃分，按電路形式劃分為若干模塊，盡量以宏單元模塊方式進行劃分。

??? 2.設計輸入：由設計者對器件的邏輯功能進行描述，可以用原理圖方法，也可以用HDL硬件描述語言（如ABEL-HDL，CUPL和MINC-HDL語言）來輸入。

??? 3.設計實現：將設計輸入文件進行編譯最后生成熔絲圖。包括優化、合并、映射、布局、嘏線和數據文件生成六步。

??? 4.器件編程：設計編譯好后，將數據文件下載到可編程器件中。IspLSI器件可在線路板上編程；也可以在專用編程器上編程。

??? 5.設計校驗：在設計過程中，同時進行校驗過程。包括了功能仿真、時序仿真和器件測試。
其設計流程圖如圖2所示。

PLD性能評價

??? E2CMOS工藝和ISP技術結合的ispLSI器件有高邏輯密度、低功耗，擦除和改寫時間為秒數量級，具有100%的參數可測試性和100%的編程和功能正確率。E2CMOS工藝的非易失性意味著在掉電或上電后不需要對器件重新進行編程，另外它無需采用附加存儲器件來保存邏輯組態數據。器件內的保密位，可以防止對器件內編程內容的非法復制。商業級的可編程邏輯器件在0～70℃范圍內，均可進行編程，至少可以保證1000次編程或者擦除，以及20年的編程數據保持期。