摘 要 ：為解決針對每一個CCD像素的高速采集和實時計算機處理的問題，本文提出一種利用增強型并行口(EPP)技術(shù)和可編程邏輯器件(CPLD)對CCD信號的每個像素進行高速采集的方法。著重介紹了EPP技術(shù)及CPLD技術(shù)，詳細給出了針對CCD信號每一個像素進行高速采集的設(shè)計方案。
關(guān)鍵詞 ：增強型并行口(EPP)；CPLD；CCD；FIFO

前言
　　 CCD(Charge Coupled Device)，即電荷耦合器件，是20世紀70年代初發(fā)展起來的新型的固體成像器件，CCD芯片借助于必要的光學(xué)系統(tǒng)和合適的外圍驅(qū)動與處理電路，可以將景物圖像，通過輸入面空域上逐點的光電信號轉(zhuǎn)換、存儲和傳輸，在其輸出端產(chǎn)生一時序視頻信號，并經(jīng)末端監(jiān)視器同步顯示出人眼可見的圖像。隨著CCD技術(shù)的迅猛發(fā)展，針對CCD信號的采集以及采集之后的信號如何與計算機進行信息通信，就成為CCD應(yīng)用的一個重要問題，而能夠針對CCD每一個像素進行高速采集并實時地傳輸給計算機處理，將會大大地提高采集到的CCD信號的精度并解決實時處理的問題。

EPP技術(shù)和CPLD技術(shù)

　　 EPP技術(shù)(增強型并行接口技術(shù))可以進行高速的雙向數(shù)據(jù)傳輸，它可以區(qū)分兩種類型的信息，并分別定義為數(shù)據(jù)和地址，而且它可以實現(xiàn)高速的方向轉(zhuǎn)換，因此非常適合數(shù)據(jù)采集領(lǐng)域。EPP可以在一個ISA總線周期內(nèi)完成包括握手聯(lián)絡(luò)在內(nèi)的一字節(jié)的數(shù)據(jù)讀寫工作。數(shù)據(jù)線是雙向的，一個控制信號負責(zé)確定數(shù)據(jù)端口的方向，另外兩個控制信號則用來區(qū)分數(shù)據(jù)線上的數(shù)據(jù)和地址信息。EPP傳輸可以自動生成控制信號并檢測對方的應(yīng)答。EPP模式支持4種操作，分別是地址寫入、數(shù)據(jù)寫入、地址讀取及數(shù)據(jù)讀取。數(shù)據(jù)讀寫一般用于主機與外設(shè)之間的數(shù)據(jù)傳送，地址的讀寫一般用于地址、通道、命令和控制信息的傳送。當(dāng)EPP模式要寫入一個數(shù)據(jù)字節(jié)，需要將數(shù)據(jù)寫入EPP數(shù)據(jù)寄存器，寫操作將導(dǎo)致接口開啟一個完整的數(shù)據(jù)寫入周期。接口的硬件把待寫入數(shù)據(jù)置于D0～D7，然后接口自動觸發(fā)握手聯(lián)絡(luò)信號，并檢測外設(shè)的應(yīng)答。讀取1字節(jié)和此類似，對EPP數(shù)據(jù)寄存器進行讀操作將引發(fā)一個完整的數(shù)據(jù)讀寫周期。地址的傳輸過程和數(shù)據(jù)的傳輸過程基本上一樣。EPP的基地址通常是378h，接口使用的地址為378h～37fh。

　　 CPLD(可編程邏輯器件)技術(shù)可以將數(shù)字電路集成到一塊芯片上，大大減小了電路板的體積，而且它的可編程性使得設(shè)計好的電路在升級和修改上變得非常簡單和方便。在采集系統(tǒng)中將使用以上兩種技術(shù)并且結(jié)合A/D(模數(shù)轉(zhuǎn)換器)和FIFO(先入先出緩存器)來設(shè)計，很好地解決了CCD信號的采集和處理難題。

系統(tǒng)的構(gòu)成和基本原理

　　CCD信號采集系統(tǒng)由以下幾個部分構(gòu)成：CCD數(shù)字傳感器、A/D、FIFO、CPLD、計算機，如圖1所示。

　　 當(dāng)A/D接收到CCD信號并將CCD每一個像素點的電壓值轉(zhuǎn)換成12位精度的數(shù)字量，送入FIFO中，通過CPLD的邏輯控制解決FIFO和A/D之間的速度不匹配問題，并控制FIFO的數(shù)據(jù)傳輸給計算機并行口。

　　 CPLD對整個采集系統(tǒng)進行控制，包括2選1數(shù)據(jù)選擇電路、工作觸發(fā)電路、CCD積分時間選擇電路、FIFO工作狀態(tài)控制電路，電路圖如圖2所示。當(dāng)采集準(zhǔn)備就緒，由CCD的采集使能脈沖對采集卡的各個芯片進行初始化，此后，由CCD的采集脈沖通過AD的ENCODE端向AD發(fā)出采集脈沖，當(dāng)AD一次采集完成之后DAV發(fā)出高脈沖，此脈沖作為FIFO的寫脈沖信號。同時采集脈沖也向數(shù)字比較器中的計數(shù)器發(fā)出計數(shù)脈沖，并行口同時檢測采集脈沖和讀取脈沖的數(shù)目，當(dāng)讀取脈沖的數(shù)目少于采集脈沖的數(shù)目時，并行口向FIFO中讀取數(shù)據(jù)，這樣既可以保證FIFO內(nèi)不會殘留有數(shù)據(jù)，也可以保證讀寫脈沖能以最短的時間結(jié)束，大大縮短了采集時間。一次采集完成之后，等待CCD發(fā)出下一次采集的指令。其中并行口向FIFO中讀取數(shù)據(jù)時，每次數(shù)據(jù)將分成2次讀取，每次讀取總位數(shù)的一半，并加上高低識別位，以使數(shù)據(jù)讀入計算機中后計算機能夠分別識別高低位。

　　 在采集系統(tǒng)中選擇合適的芯片將使得采集系統(tǒng)的采集速度達到并行口的最大傳輸速度，精度最大可達14位。由于采集系統(tǒng)通過并行口與計算機進行通信，避免了計算機硬件電子器件對采集卡的電磁干擾，因此具有良好的抗干擾性。

采集系統(tǒng)的驅(qū)動程序

　　VC++對底層的操作能力非常強大，可以方便地實現(xiàn)對并行口的讀寫及操作，而且后期對采集的信號進行分析處理也非常方便，通過VC++封裝動態(tài)鏈接庫(DLL)作為采集系統(tǒng)的驅(qū)動程序，主要封裝以下幾個函數(shù)。

　　 BOOL PASCAL EXPORT PTC_Open (PTC_HANDLE *phPTC);//打開并行口
　　 void PASCAL EXPORT PTC_Close(PTC_HANDLE hPTC);//關(guān)閉并行口
　　 BYTE PASCAL EXPORT PTC_Readdata (PTC_HANDLE hPTC);//讀取并行口數(shù)據(jù)寄存器
　　 void PASCAL EXPORT PTC_Writedata (PTC_HANDLE hPTC, BYTE data);//寫并行口數(shù)據(jù)寄存器
　　 BYTE PASCAL EXPORT PTC_Readstatus (PTC_HANDLE hPTC);//讀取并行口狀態(tài)寄存器
　　 BYTE PASCAL EXPORT PTC_Readcontrol (PTC_HANDLE hPTC); //讀取并行口控制寄存器
　　 void PASCAL EXPORT PTC_Writecontrol (PTC_HANDLE hPTC, BYTE data);//寫并行口控制寄存器

　　 詳細的代碼由于篇幅關(guān)系不再一一列舉了。

結(jié)束語

　　 利用CCD信號的采集脈沖信號和數(shù)據(jù)輸入信號的同步性，采集卡可以實現(xiàn)對CCD信號的每個像素進行采集，使得采集數(shù)據(jù)達到很高的精度，而且可以通過靈活地更改CPLD的主控電路來實現(xiàn)FIFO不同的讀取方式，滿足不同工作的要求。此外FIFO的速度和精度都非常高，可以通過更換高速、高精度的AD來達到更好的采集效果。最好通過并行口和計算機通信，避免了計算機內(nèi)部電路對CCD信號的影響，也大大改善了采集的效果。

參考文獻

1 Jan Axelson,那怡超譯.并行端口大全.中國電力出版社. 2001
2 馮敏. Visual C++.NET編程基礎(chǔ).清華大學(xué)出版社. 2002
3 潘松,王國棟.基于EDA技術(shù)的CPLD/FPGA應(yīng)用前景.電子與自動化出版社. 1999
4 馮志輝.用計算機CPLD設(shè)計數(shù)字電子系統(tǒng).新技術(shù)新工藝出版社. 2002
5 戴紫彬.在系統(tǒng)可編程器件的輸入信號處理技術(shù).電子技術(shù)出版社. 2000