基于MCU+CPLD的新型光柵數顯系統設計

1 引言

　　光柵數顯系統主要用于普通機床，可直接顯示機床加丁的長度值，有助于提高加工精度和效率。目前國內市場上的光柵數顯系統大多采用國外集成電路實現，研發成本高，且不便于操作人員使用。針對這種狀況，研發了基于MCU+CPLD的新型光柵數顯系統。該系統具有計數精度高、成本低、操作方便以及升級快等特點，能夠處理高達5 MHz／s的正交脈沖，并在掉電時有效存儲當前長度值，其數碼管可顯示關鍵的長度值，點陣式液晶屏還可顯示相關的提示信息。

　　2 系統工作原理

　　利用CPLD實現正交脈沖處理邏輯電路，而可逆計數器則用于處理計數光柵尺輸出的正交脈沖，CPLD的高速并行處理能力可保證光柵尺輸出信號無遺漏采樣，從而確保計數的可靠性。可逆計數器的值通過MCU一系列運算后轉換為機床加工的長度值、MCU再將其長度值回送至CPLD并在數碼管上顯示。

　　此外，CPLD還具有7×8鍵盤按鍵檢測和去抖功能，將處理后的可靠按鍵送至MCU。MCU主要用于液晶屏的顯示控制、掉電數據保存，以及復雜的數學運算。系統工作原理框圖如圖1所示。

　　3 正交脈沖信號采集處理

　　3．1 正交脈沖采集

　　光柵尺輸出一組正交脈沖信號，即相位差為90°的兩路方波，如圖2所示。當光柵尺正向移動一個柵距時，光柵尺輸出一個00—01一11—10—00循環，A路方波相位超前于B路90°；當光柵尺反向移動一個柵距時，光柵傳感器輸出一個00—10一11一01一00循環，A路方波相位滯后B路90°。

點擊看原圖

　　分析A，B兩路方波的邏輯狀態發現A，B兩路方波在任意時刻下只有一路信號發生邏輯狀態變化。如果在邏輯狀態變化前A，B兩路的狀態相同，那么變化后的邏輯狀態肯定相異；如果變化前A，B兩路方波邏輯狀態相異，那么變化后邏輯狀態肯定相同。只需對這兩路信號異或，就能提取光柵尺運動的方向信號updown以及與運動距離成正比的計數脈沖cp。

　由圖2看出，光柵尺移動一個柵距將輸出4個cp脈沖，系統測量的最小分辨率提高至1／4柵距，通常稱為四裂相或四倍頻。CPLD在每個clk的上升沿檢測A，B兩路方波的狀態，首先分別對當前檢測的狀態A0，B0和上次檢測的狀態A1，B1相異或，然后將兩次異或值再異或。如果最后異或值為1，則說明A，B兩路方波發生變化，則向可逆計數器輸入一個高電平寬度為1個clk周期的計數脈沖cp，實現邏輯如圖3所示。

點擊看原圖

　　3．2 可逆計數器

　　將提取的方向信號updown和計數脈沖cp輸入至可逆計數器，實現對光柵尺輸出的正交脈沖計數。可逆計數器模塊的VHDL程序如下：

點擊看原圖

　　3．3 clk的取值

　　由于CPLD的采樣時鐘clk必須大于8倍光柵尺輸出的正交脈沖，因此系統不會丟失信號。該系統設計使用40 MHz有源晶體振蕩器作為CPLD的采樣時鐘源，可記錄的最大光柵傳感器輸出信號頻率為5 MHz。如果使用50線／mm的光柵尺，經過CPLD的四裂相細分后，計算該光柵尺接該系統的最大不漏數加工速度為20 μmx5 MHz="100" m／s，最小分辨率為5μm。遠遠超出機床運行的極限速度，完全滿足實際需求。

　　3．4 EPM240簡介

　　選用Altera公司的EPM240作為CPLD，EPM240是MAX Ⅱ系列器件中的一員。MAX Ⅱ CPLD系列的體系結構使其在所有CPLD系列器件的單位I／O引腳的功耗和成本最低；支持高達300 MHz的內部時鐘頻率，面向通用低密度邏輯應用，MAX Ⅱ CPLD可替代高功耗和高成本 ASSP 以及標準邏輯CPLD。

　　EPM240含有240個邏輯單元(LE)，等效于192個宏單元；8 192 bit的用戶Flash存儲器，可滿足用戶小容量信息存儲要求：最大用戶I／O數為80，最快速度為4．5 ns，完全滿足系統設計要求。

　　為了避免MCU頻繁寫入EEPROM，使用次數超出最大有效寫入次數。中斷程序對中斷輸入引腳上的電平進行必要濾波。濾波算法為：系統進入中斷程序后，首先關閉中斷，然后連續10次判斷INT0的電平，如果每次判斷得到的電平值都為低，則繼續往下執行中斷服務程序，只要有一次為高則立即退出中斷服務程序。完成寫入數據，要確保INT0上的低電平解除后再返回中斷，否則等待，直至低電平解除。中斷服務程序流程圖如圖5所示。

　　5 結束語

　　詳細介紹光柵數顯系統設計，采用CPLD可大大簡化系統硬件設計，降低系統成本，增強系統可靠性和靈活性。選用STC89C516RD，可避免擴展外部存儲器，從而簡化單片機的外圍電路設計。