FPGA開發板主要有以下資源：50 MHz有源時鐘；1塊Altera公司的核心FPGA芯片EP2C20F484一C8，邏輯單元18 752個；2片512 KB的IS61LV25616一AL SRAM芯片組成32 b寬共1 MB容量，其中每片設計為可兼容1 MB，總共最大可擴充到2 MB；JTAG接口(通過JTAG接口可以從PC機上對EP2C20F484C8進行編程)；串口與計算機COMl相連，可以用于程序下載。

將配置好的LEON2的VHDL代碼，加入設計的HDL代碼，一起使用Synplify綜合工具生成FPGA的網表文件；然后使用Quartus進行布局布線，將LEON2核同片內ROM和片外SRAM連接，布局布線完成后生成相應的SOF文件；通過JTAG端口將SOF文件下載到片子上去，對FPGA硬件進行配置，最后占用FPGA資源是5 800個邏輯單元，可以達到的時鐘頻率最大為46 MHz。

3．2 軟件設計

由于Quartus軟件可以預先配置EP2C20F484C8片上ROM，所以可以在LEON2的片上ROM預先配置好的1 KB大小的Monitor軟件。Monitor的主要作用是在LEON2系統reset初始化時首先對處理器初始化，對LEON2的存儲配置寄存器進行配置；然后向UART口發送啟動信息；等待UART信息。當軟件部分使用交叉編譯器LECCS在PC上編譯完畢后，PC機通過UART口和FPGA開發板相互通信，就可以將編譯好的srec文件下載到：FPGA開發板上，放置在片內ROM里面的Monitor程序就讀入程序的內容以及程序的起始地址。開始Monitor將srec程序拷貝到SRAM程序區，等全部程序下載好以后，Monitor最后1條程序就會自動跳轉到程序的起始位置，執行SRAM里的程序。這樣就可以反復修改程序，反復下載程序，便于軟件的開發和調試。

4 結語

通過將片上系統映射到FPGA，這樣可以在接近運行速度的前提下，驗證硬件和軟件。這樣不僅為軟件部分能盡早地進行開發與調試工作提供了原型，同時也可以在實際運行中發現一些在系統設計中沒有注意的地方。最終可以縮短設計周期，同時為ASIC設計一次成功提供了更大的把握。

在FPGA開發板上建立基于LEON2處理器的SoC平臺后，使用這個原型系統，就可以很容易驗證系統的性能，并且加速軟件開發調試流程。