本文介紹的FPGA一體化高級(jí)設(shè)計(jì)方法是通過發(fā)揮 FPGA 主機(jī)的可再編程功能實(shí)現(xiàn)的。所有應(yīng)用的層和接口以及功能設(shè)計(jì)本身都自動(dòng)包含在 FPGA 系統(tǒng)中
2011-12-20 09:57:09
794 本文以提高FPGA遠(yuǎn)程更新程序的方便性為目標(biāo)，提出了一種基于EPCS Flash的遠(yuǎn)程在線更新FPGA程序的方法，從而在應(yīng)用中能夠使基于FPGA的產(chǎn)品更加方便地維護(hù)升級(jí)
2012-02-22 11:33:1527516 
SoC FPGA在高階工業(yè)應(yīng)用市場(chǎng)看漲。SoC FPGA整合多元硅智財(cái)（IP）與工業(yè)以太網(wǎng)路（Industry Ethernet）通訊協(xié)議，不僅兼具高效能和軟硬件可編程靈活性，更符合IEC61508功能安全（Functional Saf
2012-11-29 09:58:54541 過去，每?jī)赡瓴拍芴嵘F(xiàn)場(chǎng)可編程閘陣列（FPGA）10%的效能，對(duì)于日新月異的網(wǎng)絡(luò)、電信或云端基礎(chǔ)建設(shè)來說，速度有些慢，對(duì)系統(tǒng)設(shè)計(jì)人員來說，設(shè)計(jì)過程中將遭遇不少挑戰(zhàn)。
2015-06-23 09:50:171004 復(fù)雜的多軸運(yùn)算需求將FPGA的擴(kuò)展性及運(yùn)作效能優(yōu)勢(shì)凸顯，在單一節(jié)點(diǎn)運(yùn)作的MCU在應(yīng)對(duì)這種高效能需求時(shí)會(huì)顯得乏力。而DSP雖然有更高的處理效能，但在拓展性上仍給了FPGA一定的喘息空間。如何充分利用好高效能和高拓展性優(yōu)勢(shì)成了FPGA在和MCU，DSP三足鼎立的機(jī)器人市場(chǎng)中突圍的關(guān)鍵點(diǎn)。
2021-11-08 08:00:001891 。那么究竟如何才能高效學(xué)習(xí)好FPGA技術(shù)呢？本期邀請(qǐng)到的FPGA專家梅雪松，將為大家解答FPGA有效學(xué)習(xí)方法。專家觀點(diǎn)：學(xué)習(xí)FPGA技術(shù)，或者不僅局限于FPGA，學(xué)習(xí)任何一個(gè)新技術(shù)只要運(yùn)用科學(xué)
2017-01-11 13:58:34
FPGA設(shè)計(jì)-提高班培訓(xùn)課堂
2012-08-02 23:03:17
FPGA設(shè)計(jì)提高教程Advanced FPGA Design.FPGA設(shè)計(jì)提高教程Advanced FPGA Design.
2012-08-11 16:19:12
本文采用FPGA和ARM結(jié)合設(shè)計(jì)，很好地完成了多通道高精度的數(shù)據(jù)采集與處理，并且還詳細(xì)介紹了FPGA邏輯的設(shè)計(jì)方法。
2021-05-06 06:21:48
具、改進(jìn)的方法以及更高的抽象級(jí)正在幫助工程師實(shí)踐不同的宏架構(gòu)和微架構(gòu)，并幫助他們提高其總設(shè)計(jì)生產(chǎn)力。 對(duì)于驗(yàn)證而言，這些設(shè)計(jì)的絕對(duì)規(guī)模和復(fù)雜度再加上大幅增加的軟件內(nèi)容使得FPGA原型對(duì)于通過
2020-07-07 09:08:34
提高FPGA的時(shí)鐘精度的方案有哪些，哪位大神告訴一下
2015-10-13 08:22:31
隨著FPGA密度的增加，系統(tǒng)設(shè)計(jì)人員能夠開發(fā)規(guī)模更大、更復(fù)雜的設(shè)計(jì)，從而將密度優(yōu)勢(shì)發(fā)揮到最大。這些大規(guī)模設(shè)計(jì)基于這樣的設(shè)計(jì)需求——需要在無線通道卡或者線路卡等現(xiàn)有應(yīng)用中加入新功能，或者通過把兩種芯片功能合并到一個(gè)器件中，減小電路板面積，或者針對(duì)新應(yīng)用開發(fā)新設(shè)計(jì)。
2019-09-03 07:48:08
請(qǐng)問提高fpc打樣水準(zhǔn)的方法有哪些？
2020-04-15 15:57:06
請(qǐng)問提高fpc板品質(zhì)的方法有哪些？
2020-04-14 16:59:03
提高待機(jī)效率的方法 根據(jù)損耗分析可知，切斷啟動(dòng)電阻，降低開關(guān)頻率，減小開關(guān)次數(shù)可減小待機(jī)損耗，提高待機(jī)效率。具體的方法有：降低時(shí)鐘頻率;由高頻工作模式切換至低頻工作模式，如準(zhǔn)諧振模式(Quasi
2011-06-10 10:21:35
，甚至減少系統(tǒng)總成本...想知道FPGA作為多種工業(yè)產(chǎn)品的高度集成平臺(tái)，是如何有效的縮短開發(fā)時(shí)間，降低設(shè)計(jì)風(fēng)險(xiǎn)的嗎？《通過FPGA提高工業(yè)應(yīng)用靈活性的5種方法》為您揭秘...看完以上文章之后，大家可以圍繞
2013-10-11 10:43:19
基于FPGA的DSU方法可以提高程序的執(zhí)行效率和系統(tǒng)的實(shí)時(shí)性，可實(shí)現(xiàn)非相參雷達(dá)的相參化功能。關(guān)鍵詞：雷達(dá)；數(shù)字穩(wěn)定校正單元；相參；FPGA
2019-06-28 08:27:33
摘要：UART作為RS232協(xié)議的控制接口得到了廣泛的應(yīng)用，將UART的功能集成在FPGA芯片中，可使整個(gè)系統(tǒng)更為靈活、緊湊，減小整個(gè)電路的體積，提高系統(tǒng)的可靠性和穩(wěn)定性。提出了一種基于FPGA
2019-06-21 07:17:24
`關(guān)于MOS管一直都是電路設(shè)計(jì)的工程師熱衷討論的話題之一，而廠家更想看到的是更換MOS管能夠提高產(chǎn)品效能的作用，而在實(shí)際工作中，各種電器設(shè)備時(shí)，遇到元器件損壞應(yīng)該采用相同型號(hào)的元件進(jìn)行更換。有些時(shí)候
2019-02-23 16:23:40
，降低設(shè)備或元件的性能，嚴(yán)重時(shí)會(huì)對(duì)內(nèi)部設(shè)備造成損壞。因此，研究有空屏蔽腔對(duì)電磁干擾的電磁屏蔽效能有重要的實(shí)際意義和價(jià)值。從以往的研究看，提高屏蔽效能的方法有很多，如相同面積下，孔陣的屏蔽效能優(yōu)于單孔
2019-07-24 08:18:41
貼合實(shí)際，采用加載集成運(yùn)算放大電路的印制電路板來研究腔體屏蔽效能以及腔體對(duì)電路板功能的影響，最后提出了一些提高屏蔽效能的方法。 0 引言 電子設(shè)備通常用機(jī)殼來屏蔽外界電磁場(chǎng)的干擾，機(jī)殼外部通常會(huì)開
2018-09-13 16:02:17
核的分類和特點(diǎn)是什么？基于IP核的FPGA設(shè)計(jì)方法是什么？
2021-05-08 07:07:01
基于頻率響應(yīng)函數(shù)構(gòu)建系統(tǒng)模型,并根據(jù)建立的模型計(jì)算屏蔽體脈沖磁場(chǎng)屏蔽效能的方法。對(duì)該方法的可行性進(jìn)行了實(shí)驗(yàn)分析,結(jié)果表明,該方法測(cè)量結(jié)果與時(shí)域測(cè)量結(jié)果吻合得較好,從而為脈沖磁場(chǎng)屏蔽效能的測(cè)量提供了
2010-04-22 11:48:21
表示的是驅(qū)動(dòng)關(guān)系，即提高箭頭尾部的內(nèi)容將帶來箭頭所指向內(nèi)容的改善。管理支撐、工程方法、項(xiàng)目管理是集體環(huán)境效能的驅(qū)動(dòng)因素。集體環(huán)境效能中還包括一個(gè)流程化、數(shù)據(jù)化、無縫整合的工具模塊。在個(gè)人層面，需要個(gè)人
2018-06-06 21:28:10
本文基于Viitex-5 LX110驗(yàn)證平臺(tái)的設(shè)計(jì)，探索了高性能FPGA硬件系統(tǒng)設(shè)計(jì)的一般性方法及流程，以提高FPGA的系統(tǒng)性能。
2021-04-26 06:43:55
對(duì)于設(shè)計(jì)者來說，當(dāng)然希望我們?cè)O(shè)計(jì)的電路的工作頻率（在這里如無特別說明，工作頻率指FPGA片內(nèi)的工作頻率）盡量高。我們也經(jīng)常聽說用資源換速度，用流水的方式可以提高工作頻率，這確實(shí)是一個(gè)很重要的方法
2018-08-08 11:16:37
影響FPGA設(shè)計(jì)周期生產(chǎn)力的最大因素是什么？如何提高FPGA設(shè)計(jì)生產(chǎn)力？
2021-05-06 09:26:04
隨著FPGA的容量、性能以及可靠性的提高及其在消費(fèi)電子、汽車電子等領(lǐng)域的大規(guī)模應(yīng)用，FPGA設(shè)計(jì)的安全性問題越來越引起人們的關(guān)注。
2019-09-30 07:23:06
隨著FPGA的容量、性能以及可靠性的提高及其在消費(fèi)電子、汽車電子等領(lǐng)域的大規(guī)模應(yīng)用，FPGA設(shè)計(jì)的安全性問題越來越引起人們的關(guān)注。
2019-10-18 07:12:32
如何去選擇新MOS管來提高產(chǎn)品效能？選擇新的MOS管要考慮哪些參數(shù)？
2021-06-08 07:09:13
如何將人工智能應(yīng)用到效能評(píng)估系統(tǒng)軟件中去解決
華盛恒輝效能評(píng)估系統(tǒng)是一種非常實(shí)用的管理工具，它可以幫助組織和企業(yè)掌握其運(yùn)營狀況，優(yōu)化業(yè)務(wù)流程，提高效率和生產(chǎn)力。然而，隨著人工智能的迅猛發(fā)展
2023-08-30 12:58:14
部分 AT32 帶有非零等待區(qū)，當(dāng)代碼超過零等待區(qū)后，且時(shí)鐘不高于 72MHz，讀取Flash 的效能會(huì)降低。此時(shí)不改變外圍時(shí)鐘，如何快速修改程序以提高 Flash 效能？
2023-10-20 08:26:10
您可以顯著提高無線系統(tǒng)中信號(hào)處理功能的性能。怎樣提高呢？有效方法是利用FPGA結(jié)構(gòu)的靈活性和目前受益于并行處理的FPGA架構(gòu)中的嵌入式DSP模塊。
2019-10-23 07:04:22
AT32 Performance Optimization描述了如何通過軟件方法提高AT32的運(yùn)行效能。
2023-10-19 07:11:47
如何采用FPGA提高廣播應(yīng)用的集成度？
2021-04-29 06:04:54
給出國軍標(biāo)(G JB)混響室條件下小屏蔽體屏蔽效能的測(cè)試方法并分析其存在的不足,提出基于統(tǒng)計(jì)意義和多點(diǎn)數(shù)據(jù)采集的屏蔽效能定義及屏蔽效能計(jì)算公式,成功設(shè)計(jì)和開發(fā)基于統(tǒng)計(jì)意義的混響室屏蔽效能測(cè)試系統(tǒng)
2010-05-28 13:40:50
微軟(Microsoft)正探索將現(xiàn)場(chǎng)可編程閘陣列(FPGA)導(dǎo)入其資料中心伺服器的可能性。雖然目前這還只是一個(gè)初步的概念，但它可望緩減目前在網(wǎng)路效能所面臨的挑戰(zhàn)。 微軟伺服器工程副總裁
2019-06-20 07:23:09
隨著FPGA的容量、性能以及可靠性的提高及其在消費(fèi)電子、汽車電子等領(lǐng)域的大規(guī)模應(yīng)用，FPGA設(shè)計(jì)的安全性問題越來越引起人們的關(guān)注。相比其他工藝FPGA而言，處于主流地位的SRAM工藝FPGA有一些
2019-08-23 06:45:21
怎么借助物理綜合提高FPGA設(shè)計(jì)效能？
2021-05-07 06:21:18
您可以顯著提高無線系統(tǒng)中信號(hào)處理功能的性能。怎樣提高呢？有效方法是利用FPGA結(jié)構(gòu)的靈活性和目前受益于并行處理的FPGA架構(gòu)中的嵌入式DSP模塊。
2019-08-15 07:51:10
請(qǐng)問怎樣利用熱處理去實(shí)現(xiàn)高效能LED？
2021-04-23 06:28:02
利用ise編寫的fpga工程，采用modelsim進(jìn)行仿真，如何提高仿真的速度？這里提高速度指的不是優(yōu)化程序，而是采用提高電腦硬件配置，或者采用硬件加速，或者軟硬件聯(lián)合仿真的方法進(jìn)行加速。請(qǐng)高手具體
2016-04-16 20:32:36
本文就調(diào)試FPGA系統(tǒng)時(shí)遇到的問題及有助于提高調(diào)試效率的方法，針對(duì)Altera和Xilinx的FPGA調(diào)試提供了最新的方法和工具。
2021-04-29 06:30:56
擴(kuò)展，替代基本的微控制器 （MCU） 或者數(shù)字信號(hào)處理器 （DSP）。 隨著系統(tǒng)復(fù)雜度的提高，FPGA還能夠集成整個(gè)芯片系統(tǒng)（SoC），與分立的 MCU、DSP、ASSP，以及 ASIC解決方案相比
2014-11-05 14:03:37
GB/T 25471-2010 電磁屏蔽涂料的屏蔽效能測(cè)量方法適用于紡織品，塑料布，金屬薄板，非導(dǎo)電材料表面涂層或鍍層，金屬網(wǎng)，導(dǎo)電膜，導(dǎo)電玻璃，導(dǎo)電介質(zhì)板等電磁屏蔽材料的電磁屏蔽效能的測(cè)試（法蘭同軸法）
2022-07-14 19:49:42
今天每一個(gè)工程人員都把精力放在效能上面，即用最少的資源做最多的事情。Altera的PLD 開發(fā)軟件平臺(tái)工具Quartus II 能幫助工程人員提高效能，它是如何實(shí)現(xiàn)的呢？概括起來說就
2009-11-30 14:37:26
37 在直擴(kuò)信號(hào)接收機(jī)中，為了提高碼跟蹤環(huán)的相位跟蹤精度，提出一種基于FPGA的新型偽碼序列產(chǎn)生方法，生成不同時(shí)序關(guān)系的高精度偽碼序列。該方法采用類似NCO 的原理，以相
2009-12-19 16:21:2918 針對(duì)當(dāng)前C4ISR在炮兵指揮信息系統(tǒng)中作用的不斷提高,分析并提出了炮兵C4ISR通信分系統(tǒng)的效能指標(biāo)體系,利用模糊綜合評(píng)判方法,定性和定量分析相結(jié)合,對(duì)該分系統(tǒng)效能進(jìn)行了靜態(tài)評(píng)
2010-02-22 15:44:468 借助物理綜合提高FPGA設(shè)計(jì)效能
隨著FPGA密度的增加，系統(tǒng)設(shè)計(jì)人員能夠開發(fā)規(guī)模更大、更復(fù)雜的設(shè)計(jì)，從而將密度優(yōu)勢(shì)發(fā)揮到最大。這些大規(guī)模設(shè)計(jì)基于這樣的設(shè)計(jì)需
2010-01-04 17:00:46941 
FPGA在現(xiàn)代電子系統(tǒng)設(shè)計(jì)中，由于其卓越性能、靈活方便而被廣泛使用，但基于SRAM的FPGA需要從外部進(jìn)行配置，配置數(shù)據(jù)很容易被截獲，故存遮安全隱患。總結(jié)了當(dāng)前FPGA的加密方法；提出了一種基于外部單片機(jī)的FPGA加密方法，該方法中使用外部單片機(jī)配合FPGA產(chǎn)生
2011-03-16 14:22:2448 本文提出了一種基于SoPC的FPGA在線測(cè)試方法，是對(duì)現(xiàn)有FPGA在線測(cè)試方法的一種有效的補(bǔ)充。
2011-04-18 11:46:201145 
為準(zhǔn)確捕捉行波到達(dá)時(shí)間，使高壓輸電線路故障測(cè)距達(dá)到實(shí)用化水平，本文提出一種基于FPGA 的行波波頭捕捉方法。結(jié)合GPS 高精度時(shí)鐘系統(tǒng)和專用行波傳感器，本方法完全采用FPGA 來記
2011-05-27 18:17:1833 隨著集成電路的飛速發(fā)展，可測(cè)性設(shè)計(jì)提上日程。本文主要?jiǎng)?chuàng)新點(diǎn)是利用FPGA的擴(kuò)展菊花鏈提高待測(cè)芯片的可控制性和可觀測(cè)性的方法。多芯片封裝中不支持邊界掃描測(cè)試結(jié)構(gòu)的芯片，通
2011-09-21 15:21:1343 本文就調(diào)試FPGA系統(tǒng)時(shí)遇到的問題及有助于提高調(diào)試效率的方法，針對(duì)Altera和Xilinx的FPGA調(diào)試提供了最新的方法和工具。
2011-09-27 14:28:39750 
開放計(jì)算語言（OpenCL）編程模型與Altera的并行FPGA體系結(jié)構(gòu)相結(jié)合，實(shí)現(xiàn)了功能強(qiáng)大的系統(tǒng)加速解決方案。面向OpenCL的Altera SDK為您提供了設(shè)計(jì)環(huán)境，工程師很容易在FPGA上實(shí)現(xiàn)OpenCL應(yīng)用。
2012-11-06 14:56:421091 FPGA時(shí)序約束方法很好地資料，兩大主流的時(shí)序約束都講了！
2015-12-14 14:21:2519 基于FPGA的系統(tǒng)提高電機(jī)控制性能 。
2016-01-07 15:00:1924 FPGA設(shè)計(jì)提高班培訓(xùn)課堂PPT_V1.0
2016-05-10 11:24:3323 米特拉表示，“如果利用碳納米管晶體管取代硅晶體管，效能比可提高1000倍。”
2016-08-22 14:03:54986 基于反熔絲的FPGA的測(cè)試方法_馬金龍
2017-01-07 19:08:432 提高FPGA設(shè)計(jì)生產(chǎn)力的工具、技巧和方法，9影響FPGA設(shè)計(jì)周期生產(chǎn)力的最大因素是什么？
2017-02-11 12:22:06587 
上次博文簡(jiǎn)要介紹了人們研究使用FPGA來進(jìn)行工業(yè)控制的驅(qū)動(dòng)力與FPGA器件與工具的介紹，本次介紹FPGA設(shè)計(jì)方法論中的FPGA體系及其開發(fā)工具介紹。
2017-02-11 14:58:101031 
技術(shù)方法，驗(yàn)證了SoC系統(tǒng)、DSP指令、硬件IP等。實(shí)驗(yàn)證明，此FPGA驗(yàn)證平臺(tái)能夠驗(yàn)證SoC設(shè)計(jì)，提高了設(shè)計(jì)效率。
2017-11-17 03:06:0113138 
反熔絲FPGA ,然后討論了反熔絲FPGA的編程方法,由此引出了位流文件的格式和反熔絲單元編程信息格式,最后提出了反熔絲FPGA位流文件生成算法并在實(shí)驗(yàn)平臺(tái)實(shí)現(xiàn)了該算法。
2017-11-18 11:19:0110165 
您可以顯著提高無線系統(tǒng)中信號(hào)處理功能的性能。怎樣提高呢？有效方法是利用FPGA結(jié)構(gòu)的靈活性和目前受益于并行處理的FPGA架構(gòu)中的嵌入式DSP模塊。
2018-07-17 11:48:00710 
角和入射角等因素對(duì)屏蔽效能的影響。結(jié)果表明：加裝介質(zhì)板可有效抑制箱體諧振，顯著提高諧振點(diǎn)附近的屏蔽效能，但對(duì)遠(yuǎn)離諧振點(diǎn)頻域的屏蔽效能影響不大；介質(zhì)板厚度越大，屏蔽效能越高；不同諧振點(diǎn)處存在最佳電導(dǎo)率和最佳相對(duì)介電常數(shù)，使得諧
2018-02-09 11:45:151 屏蔽效能是對(duì)屏蔽體隔離或限制電磁波的能力的度量，是反映屏蔽材料最主要的指標(biāo)，因此，屏蔽效能測(cè)試技術(shù)的規(guī)范性、適用性至關(guān)重要。目前屏蔽效能測(cè)試標(biāo)準(zhǔn)已有十幾種，包括國標(biāo)、國軍標(biāo)、行標(biāo)等，雖然每種方法都能
2018-02-28 14:59:091 了新的高效能Spectra-Q引擎。新的Quartus Prime設(shè)計(jì)軟件經(jīng)過優(yōu)化，減少了設(shè)計(jì)迭代，其編譯時(shí)間是業(yè)界最快的，提高了硅片性能，從而增強(qiáng)了FPGA和SoC FPGA設(shè)計(jì)過程。
2018-08-31 16:57:001787 本文重點(diǎn)介紹在調(diào)試FPGA系統(tǒng)時(shí)遇到的問題及有助于提高調(diào)試效率的技術(shù)，針對(duì)Altera和Xilinx的FPGA調(diào)試提供了最新的方法和工具。
2018-11-28 08:43:002095 
在本次演示中，NI的LabVIEW FPGA用于創(chuàng)建自定義視覺算法，使用3D非接觸式測(cè)量提高精度。
LabVIEW FPGA還將LabVIEW圖形化開發(fā)平臺(tái)擴(kuò)展到FPGA，使用戶更容易使用
2018-11-22 06:09:004162 關(guān)鍵詞：FPGA , 設(shè)計(jì)效能 隨著FPGA密度的增加，系統(tǒng)設(shè)計(jì)人員能夠開發(fā)規(guī)模更大、更復(fù)雜的設(shè)計(jì)，從而將密度優(yōu)勢(shì)發(fā)揮到最大。這些大規(guī)模設(shè)計(jì)基于這樣的設(shè)計(jì)需求——需要在無線通道卡或者線路卡等現(xiàn)有
2019-02-18 17:13:01232 
的思想用于彈速補(bǔ)償，提高了相參積累后的信噪比，并在FPGA中完成硬件實(shí)現(xiàn)，仿真實(shí)驗(yàn)表明使用FPGA實(shí)現(xiàn)彈速補(bǔ)償方法具有實(shí)時(shí)性高、處理速度快、精度高等有優(yōu)點(diǎn)。
2019-03-30 09:56:142287 
本文檔的主要內(nèi)容詳細(xì)介紹的是FPGA教程之FPGA系統(tǒng)設(shè)計(jì)的主要思路和方法初探資料說明包括了：1.FPGA的適用領(lǐng)域及選型FPGA系統(tǒng)設(shè)計(jì)典型流程，2.FPGA邏輯設(shè)計(jì)方法 弓|入ASIC的設(shè)計(jì)方法，3.FPGA設(shè)計(jì)的常用技巧，4.FPGA系統(tǒng)設(shè)計(jì)中的對(duì)與錯(cuò)
2019-04-04 17:19:5853 本文檔的詳細(xì)介紹的是FPGA設(shè)計(jì)有哪些良好的設(shè)計(jì)方法及誤區(qū)內(nèi)容包括了：1.FPGA的適用領(lǐng)域及選型，2.FPGA系統(tǒng)設(shè)計(jì)典型流程，3.FPGA邏輯設(shè)計(jì)良好設(shè)計(jì)方法一引入ASIC的設(shè)計(jì)方法，4.FPGA設(shè)計(jì)的常用技巧，5.FPGA系統(tǒng)設(shè)計(jì)中的誤區(qū)
2019-04-18 17:30:0423 滕旭云宣告推出FPGA云效能器，這是我國第一個(gè)高功用異構(gòu)核算基礎(chǔ)設(shè)施，以云效能的辦法將FPGA擴(kuò)展到更多企業(yè)，大型公司可以運(yùn)用FPGA進(jìn)行長時(shí)間支付。
2019-08-13 17:49:29433 UART作為RS232協(xié)議的控制接口得到了廣泛的應(yīng)用，將UART的功能集成到FPGA芯片中，可使整個(gè)系統(tǒng)更為靈活、緊湊，減小整個(gè)電路的體積，提高系統(tǒng)的可靠性和穩(wěn)定性。提出了一種基于FPGA的UART
2020-07-07 17:28:0310 系統(tǒng)開發(fā)人員在面對(duì)5G與IoT市場(chǎng)的激烈快速的需求挑戰(zhàn)時(shí)，FPGA已成為目前系統(tǒng)開發(fā)的熱門選擇。透過FPGA彈性的設(shè)計(jì)架構(gòu)，對(duì)于大量且須經(jīng)復(fù)雜的數(shù)據(jù)運(yùn)算，如影像訊號(hào)、聲音訊號(hào)等，將有助于追求高度彈性與最佳效能。隨著越來越多嵌入式平臺(tái)開始為AI和IoT應(yīng)用提供強(qiáng)大的邊緣計(jì)算
2021-01-29 12:03:05777 對(duì)于設(shè)計(jì)者來說，當(dāng)然希望我們?cè)O(shè)計(jì)的電路的工作頻率（在這里如無特別說明，工作頻率指 FPGA 片內(nèi)的工作頻率）盡量高。我們也經(jīng)常聽說用資源換速度，用流水的方式可以提高工作頻率，這確實(shí)是一個(gè)很重要的方法
2020-10-30 12:31:23362 對(duì)于設(shè)計(jì)者來說，當(dāng)然希望我們?cè)O(shè)計(jì)的電路的工作頻率（在這里如無特別說明，工作頻率指 FPGA 片內(nèi)的工作頻率）盡量高。我們也經(jīng)常聽說用資源換速度，用流水的方式可以提高工作頻率，這確實(shí)是一個(gè)很重要的方法
2020-12-15 13:05:006 FPGA_ASIC-DSP和FPGA共用FLASH進(jìn)行配置的方法(哪些專業(yè)適合嵌入式開發(fā))-該文檔為FPGA_ASIC-DSP和FPGA共用FLASH進(jìn)行配置的方法講解文檔，是一份很不錯(cuò)的參考資料，具有較高參考價(jià)值，感興趣的可以下載看看………………
2021-07-30 11:16:5521 工作頻率，這確實(shí)是一個(gè)很重要的方法，今天我想進(jìn)一步去分析該如何提高電路的工作頻率。 我們先來分析下是什么影響了電路的工作頻率。 我們電路的工作頻率主要與寄存器到寄存器之間的信號(hào)傳播時(shí)延及clock skew 有關(guān)。在 FPGA 內(nèi)部如果時(shí)鐘走
2022-11-16 12:10:02713 平面材料的電磁屏蔽效能測(cè)試標(biāo)準(zhǔn)：GB/T30142-2013平面型電磁屏蔽材料屏蔽效能測(cè)量方法本標(biāo)準(zhǔn)規(guī)定了10kHz頻率范圍內(nèi)平面材料的電磁屏蔽效能測(cè)量方法本標(biāo)準(zhǔn)適用于電磁屏蔽織物，電磁屏蔽金屬網(wǎng)
2023-05-05 09:51:581632 
非常經(jīng)典的FPGA設(shè)計(jì)方法論
2022-12-30 09:22:093
電子發(fā)燒友App
工商網(wǎng)監(jiān)
評(píng)論