感謝你對Vivado HLS也就是XILINX’s 高層次綜合解決方案有興趣，這個解決方案綜合c，c++和系統c代碼成Verilog和VHDL RTL結構。
?
我們要說明基于c設計方法在圖像處理算法實現的好處。
?
這個算法是工作在一張彩色圖像，完成色彩變化后再進行邊緣檢測。
這個算法是測試不同的色彩變化，然后再進行邊緣檢測。
這個產生了迭代輸出結果。這是個典型的原始應用場景。在這里設計者想去細調這個算法。
Vivado 高層次綜合提供內嵌的C仿真能力，幫助設計者做細調。
在這里，我們開始用Vivado 高層次綜合來調試圖像處理算法。
這個功能調用表示了這個設計被實現成為RTL（寄存器級）。????????????????????????????
在這個設計規格里面，兩個函數調用體現了濾波器的功能。
在第一個濾波器里，一個循環體現了幀內像素顏色轉化，現在的配置設置執行了彩色到棕褐色的轉換。
使用來自Vivado 高層次綜合的調試能力，很容易理解設計描述的執行。
這個定時器顯示了完成c仿真的速度。
這個測試向量成功地顯示了輸出結果和參考圖像是相一致的。
?
這個說明了基于c設計好處中的一個，就是算法能全面快速地被驗證。

賽靈思vivado設計套件專題:http://www.nxhydt.com/topic/tech/vivado/

?
現在我們滿足了設計規格，我們能繼續往前綜合成RTL（寄存器級）。
對于我們的演示，我們想去跑75Mhz的時鐘頻率，這個目標就是處理每秒60幀的數據。目標器件是kintex-7器件。
?
??????? 首次綜合通常建立一個基準，這個基準創立了一個全面的報告，設計者參考這個報告，提供約束，得到所需的架構。Vivado 高層次綜合顯示了極其快速的綜合時間，可以在短短幾分鐘內處理上千上萬行c代碼。這，反過來，指向了設計探究的機會，真正地通過性能，資源和功耗指標的驅動去細調架構。
作為綜合的結果，現在可以得到Verilog和VHDL RTL。也就是我們首次基于c語言架構解決方案。
?
這個相應的報告給了我們功耗的評估，還有資源利用率。注意到對于這個算法，存儲器的要求高達139%，超過了Kintex-7器件的容量。當然，也有一個性能指標的總結。9ns的時鐘周期給個我們110Mhz的時鐘頻率，所以我們原本75Mhz的目標是沒有問題的。但是5億多個時鐘周期的latency（延時）限制了幀速率少于2幀每秒。對于這個c語言，我們要以新的解決方案來應對這個性能的挑戰。
?
?
??? ????我們簡單的拷貝來自我們第一個方案的所有的約束。對于第二個方案，我們愿意去引入一些并行進程，讓這兩個濾波器并行運行。Vivado 高層次綜合對于我們來說很簡單。因為它從c代碼中提取優化的對象，這些都是基本的函數，循環和數組。頂層函數調用兩個濾波函數，默認情況下，Vivado 高層次綜合尊重描述在c代碼中循序進程性質的。我們能采用一個簡單的約束來強制這個架構并行執行。Vivado 高層次綜合在函數級提供的其中一個約束是DATAFLOW（數據流水）。這個就是我們想要做的事情。它創造了一種結構，讓進程獨立的工作，通過渠道互相交換數據。我們也可以控制這些進程之間的溝通渠道。因為濾波器同一順序執行了所有的像素，所以我們能簡化進程間的渠道，把他們轉化成小數據流的FIFO。最后，我們通過循環操作加快流水的各個功能。
我們僅僅通過GUI加入了一些約束，然而，這個也是可以通過TCL 命令來做的，它使得更加簡單進行設計探究。現在，我們準備做綜合，注意這個c代碼設計是不變的。這個約束不改變功能，但創造了截然不同的架構。
?
???? 這份報告顯示了一個比較好的解決方案以及Kintex-7器件可提供的資源范圍。這個性能表明了DATAFLOW這個約束能處理一幀數據大約需要90萬個周期。一個75Mhz的時鐘頻率能得到81幀每秒的速度。
?
我們進行下一步操作，用原始的測試向量來驗證RTL，也封裝這個RTL到 bitstream的實現。
對于這個驗證，我們挑選SystemC來共同仿真。因為這個仿真是面對RTL級，測試將需要很長時間。這說明了為什么采用c級設計和細調更加強大提高了生產力。很多沒有什么經驗的客戶也有30-50%的提高。因為在算法的細調過程中加快驗證周期。
?
Vivado 高層次綜合可以自動生成RTL仿真所需的Test bench，復用原有C-level的TB，對RTL進行混合（有時序信息）仿真驗證。
?
在這點上，讓我們快進到RTL的驗證運行結束。
?
我們能看到產生正確結果的RTL結構，圖像也被產生在我們的仿真目錄里。
?
Vivado 高層次綜合 也測量了實際的latency（延時），報告了RTL仿真的成功。
?
注意基于c級仿真和基于RTL仿真有巨大的差距。對于比較大的設計或者測試向量，基于RTL微調花時間太長時間了。
?
我們有了一個滿足物理約束，功能正確的結構。
所有剩下的就是把它傳遞到系統集成環境去了。
?
XILINX 已經應用了IP-XACT標準去封裝IP，并從一個工具傳遞到兩外一個工具。
?
Vivado 高層次綜合封裝RTL架構，集成到Vivado IP 集成器里。
?
總結：
?
Vivado 高層次綜合帶來了生產力，加快了驗證流程。
設計探究和高級的高層次綜合技術創造了高質量的RTL結構
RTL驗證和封裝集成使高層次綜合方法容易地應用到你存在的設計流程里。