在可靠的通信系統(tǒng)中，要保證接收端能正確解調(diào)出信息，必須要有一個同步系統(tǒng)，以實現(xiàn)發(fā)送端和接收端的同步，因此同步提取在通信系統(tǒng)中是至關重要的。一個簡單的接收系統(tǒng)框圖如圖1所示。

　　本文介紹一種基于現(xiàn)場可編程門陣列（FPGA）的同步方案。FPGA是與傳統(tǒng)PLD不同的一類可編程ASIC，它是將門陣列的通用結(jié)構(gòu)與PLD的現(xiàn)場可編程特性結(jié)合于一體的新型器件，最早由美國Xilinx公司于1985年推出。FPGA具有集成度高、通用性好、設計靈活、開發(fā)周期短、編程方便、產(chǎn)品上市快捷等特點，它的門數(shù)可達100萬門以上。近年來，F(xiàn)PGA在系統(tǒng)的硬件設計方面得到了廣泛的應用。

　　1 同步序列碼

　　本文介紹的幀同步提取是在每一幀的前面加擴頻碼，該擴頻碼必須具有良好的自相關性和互相關特性。表1是m序列碼和Gold系列碼的性能比較，從表中可以看出，m序列碼的自相關性和互相關特性要比Gold系列碼好得多，m序列碼作為同步頭具有較強的抗干擾能力和較低的截獲概率，而且長的m序列更容易在一定的強噪聲中被提取，這樣就能夠充分保證數(shù)據(jù)的正常通信。因此相對于Gold系列碼來說，m序列碼更適合于作為同步頭。

　　本文的同步序列碼指的是M 序列碼，M序列碼是由 m序列碼得到的，即在相應的m序列碼后補零，用以實現(xiàn)PN碼的相等匹配，因為對應m序列碼來說，1的個數(shù)總是比0的個數(shù)多一個。利用相關法，在同步頭沒有來臨之時，其相關峰比較低;如果數(shù)據(jù)中的同步頭和本地同步頭完全對齊，那么就能夠出現(xiàn)大的相關峰值，但這個峰值可能不會達到理論值，這是因為在數(shù)據(jù)傳輸中，數(shù)據(jù)流包括同步頭都要受到噪聲的干擾。

　　因此，同步提取還要看同步是在一個什么樣的噪聲環(huán)境中才能良好工作。本文介紹的是長度為128的M序列碼作為同步頭的同步提取方法。之所以取長度為128的PN碼作為同步信息，一方面是考慮到同步提取的復雜性要求同步信息不能太長，另一方面是要滿足相關峰值盡可能的大，長度為128的PN碼可以提供21dB的處理增益，這使得在一定的噪聲背景下仍然可以提取到相關峰值。

　　圖2是在信噪比為0dB下的相關情況。可以看出在0dB下長度為128的M序列碼作為同步頭的相關特性是良好的。

　　圖3是在信噪比為-7dB的情況下做的仿真。可以發(fā)現(xiàn)，由噪聲所產(chǎn)生的相關峰增高，有超過最高相關峰的趨勢。

　　經(jīng)過實驗，信噪比繼續(xù)降低時，真正的相關峰就會被噪聲所產(chǎn)生的相關峰淹沒，這樣就不能提取出相關峰。因此，同步提取要考慮噪聲的影響。