微軟為何在2015年斥資167億美元收購Altera？英特爾全球執行副總裁表示：“微軟為了處理海量數據用了許多的FPGA，這無疑將改變全球芯片市場。到2020年，全球三分之一的服務器也將使用FPGA。”隨著大數據、人工智能的快速發展，eFPGA是否迎來了最好的時代？

　　FPGA市場前景巨大 全球首款eFPGA誕生

　　2016年10月11日，Achronix Semiconductor全球同步推出可集成至系統級芯片（SoC）中的Speedcore 嵌入式FPGA（embedded FPGA ，eFPGA）知識產權（IP）產品，Achronix總裁兼首席執行官Robert Blake詳細介紹了FPGA的市場前景以及Speedcore eFPGA的顯著優勢和特點。

　　圖：Achronix總裁兼首席執行官Robert Blake

　　Robert Blake認為可以將FPGA的發展分為三個階段，第一階段FPGA主要應用于TTL邏輯集成電路以及可編程IO，市場從0增長到5億美元；第二階段從20世紀90年代中期一直到2015年，互聯網的普及讓路由器及交換器出貨量大增帶動FPGA市場從5億美元增長到了50億 美元；第三階段從2016年開始，服務器數據中心加速、人工智能、5G等需求將極大刺激FPGA市場的增長。

　　圖：FPGA應用市場增長的三個階段

　　隨著人工智能、機器學習等對大數據處理能力要求的提升，Robert Blake表示：“處理器核心數量的倍數增加并不能帶來計算能力的倍數增加，而嵌入FPGA的SoC不僅可以更快速地進行數據處理，同時功耗也更低。”

　　圖：集成技術的持續發展

　　集成電路技術一直在發展，但為什么一直沒有嵌入式FPGA技術？Robert Blake認為有兩個原因：一是市場上沒有人愿意提供嵌入式FPGA，二是價格過高。“多年以來，不同的公司都一直在談論eFPGA產品，但Achronix的Speedcore是首款向客戶出貨的eFPGA IP產品，它是游戲規則的改變者。” Robert Blake Blake表示。

　　想要把FPGA嵌入到SoC中并非易事，不僅需要擁有FPGA的經驗，更需要有IP集成的經驗。不過Achronix曾是第一家提供帶有嵌入式系統級別IP的高密度FPGA的供應商，因此使用相同的、經過驗證的技術最終推出了eFPGA產品。

　　Speedcore為什么是最佳的硬件加速器

　　數據中心和企業中的計算與通信基礎設施在指數級數據增長速率、不斷變化的安全和軟件虛擬化要求面前，很難再保持同步。傳統的多核CPU和SoC需要可編程硬件加速器來預處理和卸載數據，從而提升其計算性能。

　　對于低至中容量應用，獨立的FPGA芯片是一種方便且實際的解決方案；然而，對于高容量應用，Speedcore是最佳解決方案，其可以提供的顯著優勢包括：

　　更低的功耗

　　更高的接口性能

　　更低的系統成本

　　更高的系統可靠性和良品率

　　eFPGA如何做到帶寬增加10倍延遲減小至1/10

　　Robert Blake為包括電子發燒友在內的媒體解密了Speedcore eFPGA為何能在互聯帶寬增加10倍、互聯延遲減小至1/10的提升下還能將功耗降低50%，成本降低90%。

　　要嵌入到SoC中首先需要解決FPGA芯片的面積問題，標準的FPGA內核與可編程IO、控制器等面積比接近1：1。Achronix 的Speedcore eFPGA直接連接至SoC，不僅能夠將FPGA芯片面積減少一半，使FPGA能夠嵌入到SoC中，還能夠減小CB的尺寸、減少PCB的層數以及提高信號完整性。

　　圖：eFPGA面積減小一半

　　Speedcore以內部連線方式直接連接至SoC，省去了在外置獨立FPGA中可見的大型可編程輸入輸出緩沖（IO buffer），能耗得到了降低。另外，Speedcore省去了對獨立FPGA周邊所有支持性元器件的需求，這些元器件包括電源調節器、時鐘發生器、電平位移器、無源元件和FPGA冷卻器件，成本也就相應的降低。

　　圖：Speedcore eFPGA功耗及成本的降低

　　圖：Speedcore與標準FPGA的帶寬及延遲時間對比

　　至此，對于eFPGA能比標準FPGA增加10倍帶寬以及延遲減小至1/10也就容易理解了。由于減小了FPGA芯片面積，大大節省了信號的傳輸時間，信號可以直接進入，可以將延遲時間降低到2ns，甚至0ns。而由于嵌入到SoC當中，帶寬也能夠增加十倍之多。

　　eFPGA工藝技術及工具

　　Achronix 的eFPGA目前主要瞄準計算中心、網絡以及5G應用，而Speedcore以模塊化方式構建，不僅可以在定義資源時提供靈活的支持，也能針對需求快速配置Speedcore IP 產品以實現交付。此外，模塊化架構也支持Achronix方便地將這項技術移植到不同的工藝技術和金屬疊層上。

　　圖：Speedcore模塊化架構

　　Robert Blake表示：“我們現在已經可以提供基于臺積電（TSMC）的16納米FinFET Plus（16FF+）工藝的Speedcore IP產品，并且正在開發基于臺積電的7納米工藝的IP。根據客戶的需求，如果需要轉換到新的工藝需要4到6個月的時間，之后針對不同核的支持則僅需要幾周的時間。”

　　隨著集成度的提升，對于FPGA而言軟件工具也十分重要。Achronix提供的ACE設計工具可以在性能、資源使用和編譯時間等方面評估Speedcore IP。此外，Achronix擁有關于Speedcore功能和ASIC集成流程方面的完整文檔。

　　圖：Achronix商業模式

　　除了開頭提到的英特爾，谷歌也推出了TPU（Tensor Processing Unit）芯片用于機器學習，因此我們相信未來FPGA將迎來應用于人工智能（AI）的好時機，而eFPGA未來也將會在不斷增長的高性能計算應用市場得到廣泛應用。

　　圖：Achronix Speedcore 嵌入式FPGA出貨