一....盡量不要使用"大于""小于"這樣的判斷語句, 這樣會明顯增加使用的邏輯單元數(shù)量 .看一下報告,資源使用差別很大.
???? 例程:always@(posedge clk)?? begin??? count1=count1+1;?? if(count1==10000000)???? feng=1;??? //no_ring??? else if(count1==90000000)???? begin????? feng=0;?? //ring????? count1=0;??? endend??????????? //這么寫會用107個邏輯單元
// 如果把這句話if(count1==10000000)改成大于小于,報告中用了135個邏輯單元
二.....一定要想盡辦法減少reg寄存器的長度
???? 上次把[30:0]改到[50:0],報告里邏輯單元從100多直升到2000多!!!太嚇人了,至于為什么我就不知道了哈!
三....case語句里一定要加default??? if一定要加else
????? 如果是組合邏輯的設計,不加default或else的話,不能保證所有的情況都有賦值,就會在內部形成一個鎖存器,不再是一個純粹的組合邏輯了,電路性能就會下降.
???? 例如:case({a,b})
????????????????? 2'b11 e=b;
???????????????? 2'b10?? e=a;???
???????????? endcase
??????????? //不加default,雖然只關心a=1時的結果,但是a=0的時候,e就會保存原來的值,直到a變?yōu)?
?????????? //那么e要保存原來的值,就要在內部生成鎖存器了.
?
四....盡量使用Case語句?? 而不是if--else語句
????? 復雜的if--else語句通常會生成優(yōu)先級譯碼邏輯,這將會增加這些路徑上的組合時延用來產(chǎn)生復雜邏輯的Case語句通常會生成不會有太多時延的并行邏輯
五...組合邏輯的always塊中,要注意所有的輸入全部放入敏感變量表里
????? 比如:always@(a or b)
???????????????????????? begin
?????????????????????????????????????? out=(a&b&c);
???????????????????????? end
此時生成的不是純的組合邏輯,因為當C變化時,??? out不會立刻發(fā)生變化(需要等到a或b變化,c的變化才會顯現(xiàn)),??? 所以需要生成一個寄存器來保存C的值.
連續(xù)賦值語句的綜合：從賦值語句右邊提取出邏輯，用于驅動賦值語句左邊的net
過程賦值語句的綜合：從賦值語句右邊提取出的邏輯，用于驅動賦值語句左邊的reg型變量。注意：initia語句僅用于仿真，不綜合。只有在always中才能被綜合。
建議組合邏輯用阻塞語句，時序邏輯用非阻塞語句，任何延時控制（如#5）都被綜合工具器忽略。一個模塊中同一個變量不能既有阻塞賦值，又有非阻塞賦值。
always語句的綜合
1對于組合邏輯，事件列表必須包括所有always語句中引用的變量，否則會造成綜合的結果與設計功能不匹配。
2臨時變量可以不用在事件列表中列出。
if語句的綜合
特別要注意綜合出鎖存器。always中，某個變量沒有在所有的條件分支中被賦值，就會綜合出鎖存器。
case語句綜合
和if語句一樣，不完整的case分支語句也會導致鎖存器的綜合。
避免方法：
1）在case語句前，對要賦值的變量賦予初值
always @ (state or a or b) begin
q =0;
case(state)
?3'b000: q =? A & B;
……
2）使用default分支語句
3）使用綜合指令，具體用法在case關鍵字行的注釋中插入”synthesis full_case“
并行CASE語句
通常情況下case語句和if語句一樣會綜合出代有優(yōu)先權解碼的硬件電路，從上大俠選項優(yōu)先級逐漸降低。但如果設計者知道case語句中的所有項是互斥的，這時候就使用”parallel_case"綜合指令。
always @（key)
?case(key)???? //synthesis parallel_case
??? 4'b0001: a? = 0;
?endcase