雙擊【Xilinx Core Generator】，打開現(xiàn)有的IP核工程項(xiàng)目或者創(chuàng)建一個(gè)新的IP核工程。【View by function】→【Debug & Verification】→【ChipScope Pro】，雙擊ILA。彈出ILA觸發(fā)和配置界面，如圖9-7所示。
(1) 【Component Name】：輸入組件名稱。

(2) Trigger Port Settings選項(xiàng)組：觸發(fā)端口設(shè)置。

【Number Of Trigger Ports】：設(shè)臵觸發(fā)端口的個(gè)數(shù)。每個(gè)ILA核最多可以支持16個(gè)觸發(fā)端口。設(shè)臵好觸發(fā)端口的數(shù)量后，每個(gè)觸發(fā)端口對(duì)應(yīng)一組選項(xiàng)，包含觸發(fā)寬度、觸發(fā)條件等，對(duì)應(yīng)標(biāo)號(hào)為TRIGn，其中n代表觸發(fā)端口號(hào)0到15。

【Max Sequence Levels】：為觸發(fā)條件設(shè)臵最大序列級(jí)數(shù)。如圖9-8 所示，前一級(jí)的輸出在條件滿足的情況下，可以作為下一級(jí)的條件，以此類推，可以最大傳遞16 個(gè)狀態(tài)。

圖9-7 ILA 配置界面

圖9-8 觸發(fā)序列器框圖

【Use RPMs】：選擇是否用相關(guān)布局宏（RPM）生成ILA 核，以提高性能。如果選擇該選項(xiàng)，則會(huì)阻止布局布線器對(duì)ILA 核內(nèi)部進(jìn)行布局優(yōu)化，保持其較好的時(shí)序特性。通常推薦使用該選項(xiàng)。

【Enable Trigger Output Port】：使能ILA 觸發(fā)輸出端口。在HDL 代碼設(shè)計(jì)中，將該觸發(fā)端口輸出至FPGA 引腳，可以用于觸發(fā)外部測(cè)試設(shè)備。該觸發(fā)輸出端口也可以和設(shè)計(jì)的其他邏輯相連，作為觸發(fā)、中斷或者控制信號(hào)。其波形（電平或者脈沖）和極性（高有效或者低有效）可以在運(yùn)行中通過分析工具隨時(shí)控制。ILA 觸發(fā)輸出相對(duì)于觸發(fā)輸入延時(shí)10 個(gè)時(shí)鐘周期。

(3) Storage Settings 選項(xiàng)組：存儲(chǔ)選項(xiàng)設(shè)置。

【Sample On】：選擇上升沿還是下降沿觸發(fā)。

【Sample Data Depth】：設(shè)臵ILA核最大數(shù)據(jù)采樣深度，它與器件BRAM容量有關(guān)。

【Enable Storage Qualification】：存儲(chǔ)限制條件，它不同于觸發(fā)條件，但它可以與觸發(fā)條件配合使用，是Trigger的一種補(bǔ)充。當(dāng)被測(cè)邏輯滿足觸發(fā)條件后，可以通過該選項(xiàng)來控制采樣到的數(shù)據(jù)是否可以被記錄到存儲(chǔ)器中，默認(rèn)為使能。所以，觸發(fā)條件和存儲(chǔ)限制條件可以組合在一起，來決定捕獲進(jìn)程什么時(shí)候開始，捕獲什么樣的數(shù)據(jù)。

【As Trigger】：選擇數(shù)據(jù)和觸發(fā)條件是否相同。如果選中此功能，數(shù)據(jù)和觸發(fā)條件相同，這是大多數(shù)邏輯分析中常用的一種模式，因?yàn)橛脩艨梢圆东@和采集任何觸發(fā)ILA內(nèi)核的數(shù)據(jù)。獨(dú)立的觸發(fā)端口也可以被排除在數(shù)據(jù)端口之外，這樣的話，數(shù)據(jù)輸入端口將不會(huì)出現(xiàn)在ILA核的端口映射中。如果禁止此功能，數(shù)據(jù)端口將完全獨(dú)立于觸發(fā)端口，這種模式限制了被采樣數(shù)據(jù)總量，節(jié)省了BRAM資源。如果禁止了此功能，用戶將需要設(shè)臵【Data Port Width】參數(shù)。

【Data Port Width】：ILA采樣數(shù)據(jù)的寬度。如果數(shù)據(jù)和觸發(fā)字互相獨(dú)立，那么允許的最大數(shù)據(jù)寬度將取決于器件類型和數(shù)據(jù)深度。Spartan-3、Spartan-3E、Spartan-3A、Spartan-3A DSP和Virtex-4支持的最大數(shù)據(jù)采樣寬度為256 bit，其他器件支持的最大數(shù)據(jù)寬度為4096bit。

設(shè)置好ILA核的觸發(fā)和存儲(chǔ)選項(xiàng)后，單擊【Next】。進(jìn)入ILA觸發(fā)端口設(shè)置界面，如圖9-9所示。

圖9-9 ILA觸發(fā)端口設(shè)置界面

(4) Trigger Port 1選項(xiàng)組：觸發(fā)端口1選項(xiàng)組。

【Trigger Port Width】：觸發(fā)端口寬度，最大為256位。

【Match Units】：設(shè)臵觸發(fā)端口的匹配條件的個(gè)數(shù)，用于檢測(cè)觸發(fā)端口是否滿足設(shè)定的條件。一個(gè)觸發(fā)器最多可以有16個(gè)觸發(fā)匹配單元。匹配類型在【Match Type】下拉列表框中選擇。

【Counter Width】：匹配單元計(jì)數(shù)器寬度，用于設(shè)臵滿足匹配條件的次數(shù)。最大32位寬。

【Match Type】：匹配類型選擇，ILA核支持六種匹配類型（Basic、Basic w/edges、Extended、Extended w/edges、Range以及Range w/edges），如表9-1所示。

【Exclude Trigger Port from Data Storage】：是否從所采樣和保存的數(shù)據(jù)中刪除觸發(fā)端口。當(dāng)選擇【Data Same As Trigger】復(fù)選框時(shí)，該選項(xiàng)有效。

配置完畢后，會(huì)在界面右側(cè)的【Core Utilization】欄自動(dòng)給出核所占用的資源。

表9-1 觸發(fā)條件判斷單元類型列表

說明：

(1) “0”表示“邏輯0”，“1”表示“邏輯1”，“X”表示“未知”，“R”表示“從0到1的跳轉(zhuǎn)”，“F”表示“從1到0的跳轉(zhuǎn)”，“B”表示“任何電平跳轉(zhuǎn)”。

(2) 比特/Slice數(shù)值只是說明不同匹配單元的大致資源利用率，不能用精確的硬件資源消耗評(píng)估。