5.1.5 DSP 模塊XtremeDSP

為了適應(yīng)越來越復(fù)雜的DSP運算，Virtex-6中嵌入了功能更強大的DSP48E1 SLICE，簡化的DSP48E1模塊如圖5-16所示。

圖5-16 簡化的DSP48E1模塊

DSP48E1兼容Virtex-5的DSP48E，而且在兩方面有所增強。

帶D寄存器的25位預(yù)加器，增加A通道的能力。

在切換乘法（A*B）和加法（A:B）操作時，INMODE控制支持平衡流水線。

圖5-16為簡化的DSP48E1模塊框圖，從圖中可以看出，算術(shù)部分包含一個25位預(yù)加器、一個25×18二進制補碼乘法器、3個48位的多路復(fù)用器，跟隨一個48位符號可擴展的加法器/減法器/累加器或者2輸入邏輯單元。如果使用了2輸入邏輯單元，則此乘法器不能再被使用。

DSP48E1的數(shù)據(jù)和控制輸入連接到算術(shù)和邏輯部分。A和B輸入通道上有兩級流水線寄存器；D和AD（AD為預(yù)加器內(nèi)的中間寄存器）輸入通道上有一級流水線寄存器。其他數(shù)據(jù)和控制輸入通道也有一級流水線寄存器。最高操作頻率可達600MHz。

大部分情況下，加法器/減法器/邏輯單元的輸出是其輸入的函數(shù)。輸入由MUX、進位選擇邏輯和乘法器陣列驅(qū)動。對應(yīng)公式如下所示。

Adder/Sub輸出= (Z ± (X + Y + CIN))或(-Z + (X + Y + CIN) –1)
DSP48E1的內(nèi)部結(jié)構(gòu)如圖5-17所示，主要由以下幾部分組成。

圖5-17 DSP48E1內(nèi)部結(jié)構(gòu)圖

一、 輸入端口

(1) 輸入端口A、B、C和D。

每個DSP48 SLICE有4個輸入數(shù)據(jù)口A、B、C和D，A口30位寬，B口18位寬，C口48位寬，D口25位寬。A口、D口和預(yù)加器的邏輯如圖5-18所示；B口邏輯如圖5-19所示。A口的25位和B口18位數(shù)據(jù)是25位×18位乘法器輸入。每個DSP48E1能完成乘加、乘減等操作。A口和B口可以合并跳過乘法器作為多路選擇器X的輸入。

A口和B口可以合并成48位寬的數(shù)據(jù)和48位寬的C口一起實現(xiàn)48位的加法/減法。

DSP48E1 SLICE提供了兩個級聯(lián)數(shù)據(jù)輸入通道（ACIN和BCIN），提供了相鄰DSP48E1 SLICE之間的級聯(lián)輸入數(shù)據(jù)流。級聯(lián)路徑ACIN為30位寬，BCIN為18位寬。A、B、ACIN和BCIN數(shù)據(jù)通路上有0、1或2級流水線。數(shù)據(jù)端口寄存器可以通過延時提高時鐘頻率。屬性AREG和BREG用于設(shè)置A口和B口的流水線級數(shù)。屬性ACASCREG和BCASCREG用于設(shè)置ACOUT口和BCOUT口級聯(lián)流水線級數(shù)。DSP48E1通過控制多路選擇器的控制位設(shè)置數(shù)據(jù)流的通路、寄存器和級聯(lián)輸入。

圖5-18 A、D和預(yù)加器邏輯

圖5-19 B口邏輯

INMODE[3:0]是DSP48E1里新增的控制位，這些位控制A和D輸入寄存器與預(yù)加器的函數(shù)。

48位的C口作為Y和Z多路選擇器的輸入，實現(xiàn)加法、減法、三輸入加/減和邏輯函數(shù)。C輸入也連到模式識別器上，實現(xiàn)函數(shù)取舍。

(2) OPMODE、ALUMODE和CARRYINSEL端口邏輯。

OPMODE、ALUMODE和CARRYINSEL端口邏輯支持輸入控制信號的直通或者寄存器輸入。通過多路選擇器的配置位可以選擇直通或通過寄存器。OPMODE、ALUMODE和CARRYINSEL端口邏輯如圖5-20所示。

(3) X、Y和Z多路選擇器。

OPMODE提供了動態(tài)改變DSP48E1功能的方法，OPMODE的控制位對應(yīng)X、Y和Z多路選擇器的輸出。這3個多路選擇器的輸出成為后面加/減器的三個操作數(shù)。

圖5-20 OPMODE、ALUMODE和CARRYINSEL端口邏輯

(4) ALUMODE輸入。

4位ALUMODE控制第二級加/減/邏輯單元的行為，如表5-11所示。

表5-11 ALUMODE控制的DSP操作配置表

(5) 進位輸入邏輯。

Virtex-6器件中進位輸入邏輯是3位CARRYINSEL信號的函數(shù)。輸入邏輯見圖5-21。所有可能的進位輸入在X、Y和Z多路選擇器之前“會合”。

圖5-21 CARRYINSEL信號邏輯

二、 輸出端口

除ACOUT和BCOUT外的所有輸出端口通過RSTP復(fù)位，CEP使能。ACOUT和BCOUT分別通過RSTA和RSTB復(fù)位。DSP48E1輸出邏輯如圖5-22所示。

圖5-22 DSP48E1輸出邏輯

(1) 輸出端口P。