如何自動(dòng)覆蓋99.99%的情況

當(dāng)一個(gè)Xilinx的FPGA芯片被重新配置時(shí)，每一個(gè)單元都將被初始化，如圖6所示。在某種意義上講，這是一個(gè)上電之后的“終極的”全局復(fù)位操作，因?yàn)樗粌H僅是對(duì)所有的觸發(fā)器進(jìn)行了復(fù)位操作，還初始化了所有的RAM單元。隨著Xilinx FPGA芯片內(nèi)部的嵌入式RAM資源越來(lái)越多，這種“終極的”全局復(fù)位操作越來(lái)越有意義。對(duì)所有的RAM單元進(jìn)行預(yù)定義，在軟件仿真和實(shí)際操作中都是非常有幫助的，因?yàn)檫@樣避免了在上電時(shí)采用復(fù)雜的啟動(dòng)順序來(lái)清除存儲(chǔ)單元內(nèi)容的操作。
隨著Xilinx的FPGA芯片越來(lái)越多的嵌入處理器內(nèi)核，比如MicroBlaze軟核、ARM和PowerPC硬核等，這種特性使得所有的程序和數(shù)據(jù)空間在處理器內(nèi)核執(zhí)行第一條指令之前都已經(jīng)被預(yù)定義，則原來(lái)那種靠燒寫昂貴的可編程資源來(lái)僅僅復(fù)位觸發(fā)器的操作變得毫無(wú)意義了。開發(fā)過(guò)程中所使用的仿真工具也應(yīng)當(dāng)具有模擬此操作的能力（即我們通常所說(shuō)的“上電復(fù)位”），這樣在后續(xù)的設(shè)計(jì)中就可以避免使用可有可無(wú)的復(fù)位操作了。
其余0.01% 情況的設(shè)計(jì)準(zhǔn)則
最重要的事情是使用某些準(zhǔn)則來(lái)處理設(shè)計(jì)中的復(fù)位操作，并且這些準(zhǔn)則在設(shè)計(jì)審查階段就應(yīng)該被完全考慮到。可以使用一個(gè)局部的高性能的復(fù)位網(wǎng)絡(luò)來(lái)控制僅僅需要局部復(fù)位的觸發(fā)器。圖7給出了一個(gè)這種局部復(fù)位的示意圖。這種電路的優(yōu)點(diǎn)在于，它所提供的復(fù)位效果與外接全局復(fù)位信號(hào)的效果是一致的。

在器件配置或者異步復(fù)位時(shí)，鏈中的所有觸發(fā)器都被預(yù)設(shè)為1。幾乎在這同時(shí)，鏈中的最后一個(gè)觸發(fā)器驅(qū)動(dòng)局部復(fù)位網(wǎng)絡(luò)并向其發(fā)送一個(gè)有效復(fù)位信號(hào)。隨著全局復(fù)位/置位信號(hào)或異步復(fù)位信號(hào)的釋放，整個(gè)移位寄存器鏈開始在每個(gè)時(shí)鐘周期被填充為0。
鏈中觸發(fā)器的數(shù)目決定了局部復(fù)位網(wǎng)絡(luò)所需要的復(fù)位脈沖的最小寬度。最后的結(jié)果是，鏈中最后一個(gè)觸發(fā)器從高跳變到低，而局部復(fù)位信號(hào)的釋放與時(shí)鐘周期同步。被復(fù)位的觸發(fā)器可以采用同步置位（synchronous set (FDS)）或者同步復(fù)位（synchronous reset (FDR)），即構(gòu)成了完整的同步設(shè)計(jì)，而接下來(lái)的時(shí)序規(guī)范和分析也將容易得多。