FPGA（Field－Programmable Gate Array），即現場可編程門陣列，它是在PAL、GAL、CPLD等可編程器件的基礎上進一步發展的產物。它是作為專用集成電路（ASIC）領域中的一種半定制電路而出現的，既解決了定制電路的不足，又克服了原有可編程器件門電路數有限的缺點。

　　CPLD（Complex Programmable Logic Device）復雜可編程邏輯器件，是從PAL和GAL器件發展出來的器件，相對而言規模大，結構復雜，屬于大規模集成電路范圍。是一種用戶根據各自需要而自行構造邏輯功能的數字集成電路。其基本設計方法是借助集成開發軟件平臺，用原理圖、硬件描述語言等方法，生成相應的目標文件，通過下載電纜（“在系統”編程）將代碼傳送到目標芯片中，實現設計的數字系統。

　　CPLD和FPGA 的主要區別：

　　1、布線能力

　　CPLD內連率高，不需要人工布局布線來優化速度和面積，較FPGA更適合于EDA芯片設計的可編程驗證。

　　2、延遲小預測能力

　　CPLD連續式布線結構決定時序延時是均勻的和可預測，FPGA分段式布線結構決定了不可預測時間延遲。

　　3、集成度的不同

　　CPLD： 500 ~ 50000 門;

　　FPGA： 1K ~ 10M 門

　　4、應用范圍的不同

　　CPLD邏輯能力強而寄存器少，適用于控制密集型系統;

　　FPGA邏輯能力較弱但寄存器多，適于數據密集型系統。

　　CPLD 和FPGA 的優點：

　　1.規模越來越大，實現功能越來越強，同時可以實現系統集成。

　　2.研制開發費用低，不承擔投片風險，使用方便。

　　3.通過開發工具在計算機上完成設計，電路設計周期短。

　　4.不需要設計人員了解很深的IC知識，EDA軟件易學易用。

　　5.通過FPGA和CPLD開發的系統成熟后，可以進行ASIC設計，形成批量生產。

　　CPLD和FPGA的缺點區別：

　　集成度：FPGA可以達到比 CPLD更高的集成度 ，同時也具有更復雜的布線結構和邏輯實現

　　適合結構：FPGA更適合于觸發器豐富的結構 ，而 CPLD更適合于觸發器有限而積項豐富的結構

　　編程：CPLD通過修改具有固定內連電路的邏輯功能來編程 ，FPGA主要通過改變內部連線的布線來編程 ;FPGA可在邏輯門下編程 ，而CPLD是在邏輯塊下編程 ，在編程上FPGA比CPLD具有更大的靈活性

　　功率消耗：CPLD的缺點比較突出。一般情況下 ，CPLD功耗要比 FPGA大 ，且集成度越高越明顯

　　速度：CPLD優于FPGA。由于 FPGA是門級編程 ，且 CLB之間是采用分布式互連 ;而CPLD是邏輯塊級編程 ，且其邏輯塊互連是集總式的。因此 ，CPLD比 FPGA有較高的速度和較大的時間可預測性 ，產品可以給出引腿到引腿的最大延遲時間

　　編程方式：目前的 CPLD主要是基于E2 PROM或 FLASH存儲器編程 ，編程次數達1萬次。其優點是在系統斷電后 ，編程信息不丟失。CPLD又可分為在編程器上編程和在系統編程