摘要：提出了一種基于最優搜索的稀疏傅里葉變換(SFT)的并行實現設計。首先將輸入信號分為并行N組，分別進行快速傅里葉變換(FFT)，實現信號頻率分量的取模處理，然后通過排序搜索獲得。經驗證，相較于FFTW，當信號長度大于524 288時，執行時間會有更好的表現；相較于正交匹配算法及其他SFT的FPGA實現，其系統的復雜度降低了。
?

0引言

稀疏傅里葉變換（Sparse Fourier Transform, SFT）是一種新的算法框架，也是快速傅里葉變換（Fast Fourier Transform，FFT）在處理稀疏頻譜信號上的延伸。2003年AYDINER A A等人提出了針對頻域稀疏信號的傅里葉變換基本思想［1］。對于頻域稀疏信號來說，其頻譜可以通過其多級子集頻譜獲得。之后，IWEN M A等人從壓縮感知得到啟發，將采樣和頻率估計整合到快速傅里葉變換并提出了經典SFT框架［2］。之后SFT廣泛運用于稀疏頻譜信號（諸如音頻信號、醫學圖像信號）的處理以及頻譜感知領域［3］。大量的SFT算法被提出，它們多利用經典的頻率估計算法通過亞奈奎斯特采樣點的子集的傅立葉變換重構稀疏頻點［4］。但由于經典SFT的亞奈奎斯特率樣本是通過多次采樣獲得的，因此，經典SFT 不可能代替 FFT來處理實時信號，比如雷達信號等。

2010年以來，一種并行結構的SFT算法受到了廣泛的關注［5］。并行SFT首先通過并行下采樣，采集計算所需的所有時域數據，然后再通過FFT，通過亞線性頻譜估計方法獲得信號的稀疏頻率及其幅值。由于該類方法以并行取代迭代獲得頻譜估計所需的所有信息，因此可以實時處理各種頻域稀疏信號，使得經典SFT得到了改善。基于此，參考文獻［6］~［8］探討了稀疏傅里葉變換在GPU以及多核CPU上的實現方式。這些研究顯示，基于GPU加速的實現方案運行速度要顯著高于基于CPU的實現方案。然而，基于GPU的實現方案都存在主存儲區與GPU存儲區的連接交互問題，因此數據間的正常流動不能得到更好的促進。

為解決GPU的數據并行處理的局限性，本文研究SFT的并行算法并在FPGA上對其進行實現，同時應用中國余數定理（CRT）的基本原理對信號進行重構。相較于傳統的SFT，本文的方法可以極大地降低系統的復雜度，減少了硬件的開銷。本文，首先介紹SFT的并行框架，然后討論SFT的FPGA實現架構，最后從仿真結果以及硬件實現兩方面對系統進行評估。

1SFT并行算法

SFT并行算法主要由下采樣、頻率估計、幅度估計三個部分組成。在下采樣過程中，將輸信號劃分為N個組，每個組的采樣因子分別為σ1,σ2,…,σN。利用中國余數定理（Chinese Residue Theorem，CRT）進行頻率以及幅度的估計，設定各組的采樣因子兩兩互質。

并行SFT算法從L個采樣樣點中重構2 K算個參數，其中包括K個時延參數以及K個幅度參數。重構法的具體計算步驟如下：首先，設采樣通道數為N，每個通道的采樣點數分別為qi,i=1,2,…,N。計算X~=M*X，其中M為下采樣矩陣，X為采樣樣本。之后，對X~進行DFT變換，得到X^=DFT(X~)。按幅度從大到小對X^向量中的值進行排序，計算hk：

hk=kthMAX|X^j|,k∈［0，K］（1）

其中K為指定的重構信號的參數。得到hk之后則可通過求余運算獲取余數信息r1,khk的位置modq1。通過并行查詢的方式搜索余數的最優解：

tminmint∈［0，qj］|hk-X^t*q1+r1,k|,j∈［2，N］（2）

rj,k=r1,k+tmin*q1modqj,j∈［2，N］（3）

利用CRT通過r1,b,…，rN，b重構時延參數τk，幅度估計參數可由公式（4）和 （5）得出：

x=real(hk)|τk

y=imag(hk)|τk(4)

ak=|x+iy|（5）

2SFT主要部分的FPGA實現

本文考慮使用MATLAB Simulink工具構建SFT采樣算法的FPGA實現架構。圖1展示了當采樣通道數N=3時的SFT并行結構，其主要包括下采樣、頻率估計、幅度估計三個部分。　

如圖1所示，頻率估計與幅度估計共用部分相同的硬件結構，信號在經過下采樣之后，通過FFT運算得到復數的輸出信號，為了對該復數信號進行排序，將該復數信號取模后送入排序網絡，由于每個通道送入排序網絡的點數不同，排序網絡的結構會稍有差異。在利用CRT估計信號的幅度和頻率之前，需要對信號進行求余、求最優解等運算。其中，最優解運算的核心是排序網絡，利用排序網絡的思想求取輸入信號的最大值以及獲取排序后的信號在原輸入信號中的位置；CRT模塊由一些加法器和乘法器組成。