對于64位并行實施方案，另一問題是SOC和DRAM裸片之間的物理連接。LPDDR4 PoP封裝的管腳分配是每一角一個通道，使得封裝包上有4個通道以容納2或4個裸片。每一通道位于器件的每一角。在理想情況下，SOC內存控制器和PHY布局應與LPDDR4的管腳分配匹配。采用該布局，允許將通道A映射到通道A，通道B映射到通道B，C到C，D到D，使得LPDDR4 PoP封裝內的路徑盡可能短，無交叉。該封裝布局還有助于并行4通道LPDDR4接口的物理實現。

用戶還應注意傳輸是否訪問內存中的不同頁，tRRD可能會限制較高頻率下的有效帶寬，如同前述部分中介紹的那樣。

正是由于這些原因，與4通道實施相比，設計者更傾向于選擇LPDDR4的多通道實施。

命令/地址總線
LPDDR4具有很窄的命令/地址總線（每通道僅6位寬，DDR4為20位或以上），因此，使用多個命令/地址通道的開銷低于使用其他DDR類型的開銷。在LPDDR4封裝包上獨立使用所有4個命令/地址總線，能夠提供最大的靈活性，可能還會為整個系統提供最高性能。

LPDDR4 PoP的SOC分割
有多種適用于LPDDR4的SOC分割方式。圖17顯示了最簡單的一種方式。這是一種同構CPU體系結構，它具有4個CPU和4個通道。每一CPU具有自己的方式以訪問自己的獨立通道。該體系結構具有下述優點：CPU不會彼此屏蔽，SOC總線更短。可關閉未使用通道以便節省功耗。

?

圖17：LPDDR4.PoP的最簡單SOC分割

然而，該體系結構不夠靈活。如果通道A需使用通道C中的一些數據，它無法將內存當作郵箱使用。必須通過SOC以某種方式傳輸數據。這還會使得CPU更難于執行與負載平衡相關的共享任務。

另一方法是使每一CPU共享每一內存（圖18）。這樣就能實現更加靈活的分割。對于異構處理，它的工作表現更好，CPU能夠對共享數據進行處理，但需要更多和更長的片上布線資源，這可能需要用到復雜的片上互聯系統。這樣就能更準確地反映實際芯片的工作方式，尤其是對具有不同CPU、GPU和其他處理單元的異構體系結構而言。

?

圖18：共享通道，所有CPU共享所有內存

邏輯至物理地址映射
多通道體系結構提供了多種控制邏輯至物理地址映射的選擇。考慮如圖19所示的雙通道體系結構。存在多種控制邏輯至物理地址映射的方式。最簡單的方式是，雙通道存儲器映射到不同的SoC地址空間（圖19）。

?

圖19：使用分區內存映射的邏輯至物理地址映射

例如，通道A可能會存放操作系統，并保持始終在線、始終連通的功能。通道B可能包含應用數據，視頻緩沖和類似數據。這兩個不同的地址空間獨立且分離。這有助于功耗控制，原因在于，通道B可在不使用時關閉。

另一方式是，采用較小的連續邏輯地址區訪問內存的不同通道（圖20），對內存映射進行交織處理。例如，通道A為字節0~63，通道B為字節64~127，以此類推，直至遍及整個內存空間。在整個內存上對邏輯空間進行交錯處理。該方法有助于在2個不同通道上實現負載平衡，可實現良好性能。然而，由于始終需要兩個通道，無法關閉任一通道以降低功耗。

?

圖20：交錯式內存映射

更進一步的實施方案是使用混合內存映射（圖21），其中，每一通道中的不同區可提供交織式訪問或非交織訪問。該混合方法可能包含一個始終在線、始終連接的內存區，以便獲得最高性能而在2個通道之間交織的內存區，以及用于程序存儲的高地址內存區，這類程序與高帶寬相關。

?

圖21：混合內存映射