愛爾蘭貝爾實驗室的研究人員用高性能 FPGA 開發出一款用于通用 MIMO 無線通信系統的頻變預編碼內核。

作為首選的 5G 無線網絡基礎架構，大規模 MIMO 無線系統現已領跑整個行業。低時延預編碼實現方案是充分利用多輸入多輸出 (MIMO) 方案多傳輸架構內在優勢的關鍵。我們的團隊利用賽靈思 System Generator 和簡單可擴展的 Vivado? Design Suite 構建了一款高速、低時延預編碼內核。

借其固有的多用戶空分復用傳輸能力，大規模 MIMO 系統可顯著提高傳統單天線用戶設備和升級版多天線用戶終端的信號干擾噪聲比(SINR)。這樣不僅可獲得更大的網絡容量、更高的數據吞吐量，而且還能提高頻譜利用率。

但是，大規模 MIMO 技術自身仍存在一些挑戰。要使用該技術，電信工程師需要構建多個 RF 收發器和多個基于輻射式相控陣天線。他們還需要使用數字資源來執行所謂的預編碼功能。

我們的解決方案是構建低時延、可擴展的頻變預編碼 IP；可以按照 Lego 方式將該 IP 核用于集中式和分布式 大規模 MIMO 架構。這個 DSP 研發項目的關鍵是高性能賽靈思 7 系列 FPGA以及帶有 System Generator 和 MATLAB?/Simulink? 的賽靈思 Vivado Design Suite 2015.1 版本。

通用 MIMO 系統中的預編碼

在蜂窩網絡中，特定頻率下每個發送器與接收器之間所謂的信道響應將在空中對普通 MIMO 發送器中輻射出來的用戶數據流進行“重塑”。換句話說，不同數據流通往空域另一端的接收器的路徑不同。由于頻域中的“經歷”不同，即使是相同的數據流有時也會有不同表現。

這種固有的無線傳輸現象等同于將具有特定頻率響應的有限脈沖響應 (FIR) 濾波器應用于每個數據流，這樣無線信道就會產生頻率“失真”，進而導致系統性能不佳。如果我們將無線信道視為一個大型黑盒，那么在系統級只有輸入（發送器輸出）和輸出（接收器輸入）是顯而易見的。我們可在 MIMO 發送器側添加一個具有逆信道響應的預均衡黑盒，以預先補償信道的黑盒效應，然后，級聯系統會在接收器設備上提供合理的“校正”數據流。

我們將這種預均衡方法稱為預編碼，從根本上說，就是在發送器鏈上應用一組“重塑”系數。例如，如果我們用NTX （發送器數量）天線發送 NRX 個獨立數據流，那么我們在將 NTX 個 RF 信號輻射到空中之前需要通過N 次臨時復數線性卷積運算及相應的合并運算來執行預均衡編碼。

復數線性卷積的直接、低時延實現方法是使用時域中的復數 FIR 離散數字濾波器。

系統功能要求

在低時延預編碼 IP 的創建過程中, 我的團隊面臨一系列基本要求。
1、我們必須用不同系數組將一個數據流預編碼為多分支的并行數據流。
2、我們需要在每個分支上放置一個 100 + 抽頭長度的復數非對稱 FIR 函數，以提供合適的預編碼性能。以提供合適的預編碼性能。
3、需要經常對預編碼系數進行更新。
4、所設計的內核必須易于更新和擴展，以支持不同的可擴展系統架構。
5、在給定資源約束下，預編碼時延應該盡可能低。

此外，除了注意滿足特定設計的功能要求以外，我們還要考慮硬件資源約束。換句話說，建立節約資源的算法實現方案對于有限的關鍵硬件資源（例如賽靈思 FPGA 上的專用硬件乘法器 DSP48s）大有裨益。

高速、低時延預編碼 (HLP) 內核設計
本質上講，在開發具備該特質的設計之前必須先滿足可擴展性這個關鍵特性。可擴展設計能確保長期的基礎架構可持續演進，并在短期實現最佳的低成本部署策略。可擴展性源自模塊化。依照這個理論，我們使用賽靈思 System Generator 在 Simulink 中創建了一個模塊化的通用復數 FIR 濾波器評估平臺。

圖 1 所示為頂層系統架構。Simulink_HLP_Core 在 Simulink 中用離散數字濾波器模塊描述多分支復數 FIR 濾波器；FPGA_HLP_Core 在System Generator 中用賽靈思資源模塊實現多分支復數 FIR 濾波器，如圖 2 所示。

?

?